[发明专利]一种磁性随机存储器单元阵列及周边电路连线的制造方法在审
申请号: | 201710858219.9 | 申请日: | 2017-09-21 |
公开(公告)号: | CN109545958A | 公开(公告)日: | 2019-03-29 |
发明(设计)人: | 郭一民;张云森;肖荣福;陈峻 | 申请(专利权)人: | 上海磁宇信息科技有限公司 |
主分类号: | H01L43/12 | 分类号: | H01L43/12;H01L43/02;H01L27/22 |
代理公司: | 上海容慧专利代理事务所(普通合伙) 31287 | 代理人: | 于晓菁 |
地址: | 201800 上海*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 底电极 通孔 制作 磁性随机存储器 磁性隧道结结构 表面抛光 单元阵列 周边电路 接触层 铜金属 基底 连线 磁性隧道结 存储单元 电学性能 接触材料 金属连线 逻辑单元 直接制作 顶电极 多层膜 金属铜 铜表面 铜扩散 铜通孔 铜污染 制造 粗糙 生长 优化 | ||
本发明提供了一种磁性随机存储器单元阵列及周边电路连线的制造方法,采用在铜金属的通孔上制作一层底电极接触层将铜通孔盖住。包括如下步骤:(1)提供表面抛光的带金属铜通孔的CMOS基底,并在基底上制作底电极接触;(2)在底电极接触上制作磁性隧道结结构单元;(3)在磁性隧道结结构单元上制作顶电极通孔和实现逻辑单元/存储单元相连接的金属连线。由于底电极接触材料采用的是非铜金属,这样磁性隧道结及其底电极就可以在表面抛光的底电极接触层上进行制作,这样就有效的避免了由于在铜Vx(x>=1)上面直接制作MTJ所带来的铜污染和铜扩散和直接将MTJ多层膜生长在粗糙的铜表面,非常有利于MRAM回路电学性能的优化提高和器件的小型化。
技术领域
本发明涉及一种磁性随机存储器(MRAM)单元阵列及周边电路连线的制造方法,属于磁性随机存储器(MRAM,Magnetic Radom Access Memory)制造技术领域。
背景技术
近年来,采用磁性隧道结(MTJ)的MRAM被人们认为是未来的固态非易失性记忆体,它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构,其中有磁性记忆层,它可以改变磁化方向以记录不同的数据;位于中间的绝缘的隧道势垒层;磁性参考层,位于隧道势垒层的另一侧,它的磁化方向不变。
为能在这种磁电阻元件中记录信息,建议使用基于自旋动量转移或称自旋转移矩(STT,Spin Transfer Torque)转换技术的写方法,这样的MRAM称为STT-MRAM。根据磁极化方向的不同,STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM),后者有更好的性能。依此方法,即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外,随着磁性记忆层的体积的缩减,写或转换操作需注入的自旋极化电流也越小。因此,这种写方法可同时实现器件微型化和降低电流。
同时,鉴于减小MTJ元件尺寸时所需的切换电流也会减小,所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此,期望是将pSTT-MRAM元件做成极小尺寸,并具有非常好的均匀性,以及把对MTJ磁性的影响减至最小,所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗,以及保持适于数据良好保存的温度系数。同时,非易失性记忆体中写操作是基于阻态变化,从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而,制备一个小型MTJ元件可能会增加MTJ电阻的波动,使得pSTT-MRAM的写电压或电流也会随之有较大的波动,这样会损伤MRAM的性能。
在现在的MRAM制造工艺中,为了实现MRAM电路缩微化的要求,通常在表面抛光的CMOS通孔(VIAx(x>=1))上直接制作MTJ单元,即:所谓的on-axis结构。在采用铜制程的CMOS电路中,所有通孔(VIA)和连线(M,Metal)所采用的材料都是金属铜。然而,由于MTJ结构单元的尺寸要比VIAx(x>=1)顶部开口尺寸小,在刻蚀磁性隧道结及其底电极的时候,为了使MTJ单元之间完全隔断,必须进行过刻蚀,在过刻蚀中,没有被磁性隧道结及其底电极覆盖的铜VIAx(x>=1)的区域将会被部分刻蚀,同时也会损伤其扩散阻挡层(Ta/TaN),这样将会形成铜VIAx(x>=1)到其外面的low-k电介质的扩散通道,Cu原子将会扩散到low-k电介质中,这势必会对磁性随机存储器的电学性能,比如:时间相关介质击穿(TDDB,TimeDependent Dielectric Breakdown)和电子迁移率(EM,Electron Mobility)等,造成损伤。
另外,在磁性隧道结及其底电极过刻蚀过程中,由于离子轰击(IonBombardment),将会把铜原子及其形成化合物溅射到磁性隧道结的侧壁和被刻蚀的low-k材料的表面,从而对整个MRAM器件造成污染和电短路。
还有一点非常关键,由于铜表面通常都比较粗糙,如果将磁性隧道结直接生长在铜上面,必将影响MTJ多层膜的磁电学性能,导致磁电阻值的下降。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海磁宇信息科技有限公司,未经上海磁宇信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710858219.9/2.html,转载请声明来源钻瓜专利网。