[发明专利]一种在晶振下自动添加铜箔的方法

说明书

技术领域

本发明涉及服务器板卡领域，尤其涉及一种在晶振下自动添加铜箔的方法。

背景技术

服务器板卡在PCB设计中，晶振需要向网卡、主板等板卡的各部分提供基准频率，是时钟电路中的重要部件。晶振产生的时钟源通常是系统中EMI辐射源。

为降低EMI，除了在晶振零件所在层面用GND属性的走线包地，还需要在其他层面的走线包裹GND属性的铜箔。在PCB设计中通常需要人工查找晶振，并手动在所有信号走线层面添加GND属性的铜箔，导致工程师工作量较大，设计效率较低。

发明内容

为了克服上述现有技术中的不足，本发明提供一种在晶振下自动添加铜箔的方法，方法包括：

获取预设PCB板的叠层的层数以及每一层的层面信息；

在预设PCB板内获取晶振元件的位置信息；

在晶振元件所覆盖的叠层上，添加GND属性的铜箔。

优选地，方法包括：

获取晶振本体的长度信息和宽度信息；

在晶振元件所覆盖的叠层上所添加GND属性的铜箔的长度为晶振本体长度的15mil至25mil；

在晶振元件所覆盖的叠层上所添加GND属性的铜箔的宽度为晶振本体宽度的15mil至25mil。

优选地，方法包括：

预设PCB板叠层的层面信息包括：顶层面，电源层面，绝缘层面，地层面，导电层，底层面。

优选地，方法包括：

在预设的PCB板建立检测坐标；

在检测坐标系内对每个晶振设置位号，对每一层设置编码；

基于检测坐标获取每个晶振元件的坐标位置信息。

优选地，方法包括：

在预设PCB板内获取每个晶振本体引脚的坐标位置信息以及与晶振本体引脚连接的走线坐标位置信息；

当与晶振本体引脚连接的走线为多条走线时，获取走线与走线之间的夹角角度；

判断走线与走线之间的夹角角度是否≤90°；

当走线与走线之间的夹角角度≤90°时，获取所述夹角的位置，并将≤90°的夹角生成≤90°的夹角数量及位置清单。

优选地，方法包括：

获取夹角角度调整控制指令，夹角角度调整控制指令包括：需要调整的晶振本体引脚的坐标位置信息，与所述晶振本体引脚连接的走线与走线之间的夹角坐标位置信息及调整的角度信息；

根据获取的夹角角度调整控制指令，调整与所述晶振本体引脚连接的走线与走线之间的夹角角度。

优选地，方法包括：

在预设PCB板内获取与晶振本体引脚连接的过孔的坐标位置信息；

当与过孔连接的走线为多条走线时，获取走线与走线之间的夹角角度；

将每个过孔的坐标位置信息，与过孔连接的走线坐标位置信息，走线与走线之间的夹角角度信息生成过孔信息清单；

判断走线与走线之间的夹角角度是否≤90°；

当走线与走线之间的夹角角度≤90°时，获取所述夹角的位置，并将≤90°的夹角生成≤90°的夹角数量及位置清单。

从以上技术方案可以看出，本发明具有以下优点：

获取预设PCB板的叠层的层数以及每一层的层面信息；在预设PCB板内获取晶振元件的位置信息；在晶振元件所覆盖的叠层上，添加GND属性的铜箔。通过自动在晶振下添加GND属性的铜箔的程序，能自动在晶振下添加GND属性的铜箔；解决了以往人工查找晶振，并手动在所有信号走线层面添加GND属性的铜箔，以降低EMI，提高设计效率，减少工程师手动操作的工作量。

附图说明

为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为在晶振下自动添加铜箔的方法流程图；

图2为PCB板内晶振元件的示意图；

图3为添加GND属性铜箔层的PCB板的示意图。

具体实施方式

为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将运用具体的实施例及附图，对本发明保护的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。

本实施例提供一种在晶振下自动添加铜箔的方法，如图1所示，方法包括：