[发明专利]一种晶体管、钳位电路及集成电路

权利要求书

1.一种金属氧化物半导体场效应晶体管，其特征在于，包括：

衬底、位于所述衬底上的氧化物层和位于所述氧化物层上的硅层；

其中，所述硅层上设置有源区和漏区，所述源区和所述漏区之间为沟道区，其中，所述源区和所述漏区均为第一掺杂类型的重掺杂；

所述沟道区上设置有多晶硅，所述多晶硅为所述金属氧化物半导体场效应晶体管的栅极；

所述栅极沿第一方向依次分为第一段区域、第二段区域和第三段区域，其中，所述第一方向为所述源区至所述漏区的方向，其中，所述第一段区域为第二掺杂类型的重掺杂，所述第二段区域均为非掺杂多晶硅，所述第三段区域为所述第一掺杂类型的重掺杂，所述第一掺杂类型与所述第二掺杂类型不相同；

在所述栅极未加电的条件下，所述沟道区与所述源区之间形成第一交叠区，所述沟道区与所述漏区之间形成第二交叠区；其中，所述第二段区域和所述第三段区域全部覆盖所述第二交叠区，所述第二段区域和所述第三段区域的分界线位于所述第二交叠区之上。

2.如权利要求1所述的晶体管，其特征在于，所述晶体管为沟道宽度大于2000um场效应晶体管BigFET。

3.如权利要求1所述的晶体管，其特征在于：

所述第一掺杂类型为N+掺杂，所述第二掺杂类型为P+掺杂；或者，

所述第一掺杂类型为P+掺杂，所述第二掺杂类型为N+掺杂。

4.如权利要求1所述的晶体管，其特征在于，所述多晶硅和所述沟道区之间设置有二氧化硅层。

5.如权利要求1所述的晶体管，其特征在于，所述晶体管用于钳位电路。

6.一种钳位电路，其特征在于，所述钳位电路包括金属氧化物半导体场效应晶体管，所述金属氧化物半导体场效应晶体管包括：

衬底、位于所述衬底上的氧化物层、位于所述氧化物层上的硅层；

所述硅层上设置有源区和漏区，所述源区和所述漏区之间为沟道区，其中，所述源区和所述漏区均为第一掺杂类型的重掺杂；

所述沟道区上设置有多晶硅，所述多晶硅为所述金属氧化物半导体场效应晶体管的栅极；

所述栅极沿第一方向依次分为第一段区域、第二段区域和第三段区域，其中，所述第一方向为所述源区至所述漏区的方向，其中，所述第一段区域为第二掺杂类型的重掺杂，所述第二段区域均为非掺杂多晶硅，所述第三段区域为所述第一掺杂类型的重掺杂，所述第一掺杂类型与所述第二掺杂类型不相同；

在所述栅极未加电的条件下，所述沟道区与所述源区之间形成第一交叠区，所述沟道区与所述漏区之间形成第二交叠区；其中，所述第二段区域和所述第三段区域全部覆盖所述第二交叠区，所述第二段区域和所述第三段区域的分界线位于所述第二交叠区之上。

7.如权利要求6所述的钳位电路，其特征在于，所述钳位电路为检测电路触发型钳位电路。

8.一种绝缘衬底上的硅SOI集成电路，其特征在于，所述电路包括用于静电保护的钳位电路，所述钳位电路包括金属氧化物半导体场效应晶体管，所述金属氧化物半导体场效应晶体管包括：

衬底、位于所述衬底上的氧化物层、位于所述氧化物层上的硅层；

所述硅层上设置有源区和漏区，所述源区和所述漏区之间为沟道区，其中，所述源区和所述漏区均为第一掺杂类型的重掺杂；

所述沟道区上设置有多晶硅，所述多晶硅为所述金属氧化物半导体场效应晶体管的栅极；

所述栅极沿第一方向依次分为第一段区域、第二段区域和第三段区域，其中，所述第一方向为所述源区至所述漏区的方向，其中，所述第一段区域为第二掺杂类型的重掺杂，所述第二段区域均为非掺杂多晶硅，所述第三段区域为所述第一掺杂类型的重掺杂，所述第一掺杂类型与所述第二掺杂类型不相同；

在所述栅极未加电的条件下，所述沟道区与所述源区之间形成第一交叠区，所述沟道区与所述漏区之间形成第二交叠区；其中，所述第二段区域和所述第三段区域全部覆盖所述第二交叠区，所述第二段区域和所述第三段区域的分界线位于所述第二交叠区之上。

9.如权利要求8所述的集成电路，其特征在于，所述钳位电路为检测电路触发型钳位电路。