[发明专利]应用处理器和包括中断控制器的集成电路

说明书

提供了应用处理器和包括中断控制器的集成电路。一种应用处理器，包括：多个中断源，被分别分配了多个中断号；中央处理器(CPU)，被配置为接收中断请求信号和中断号信号，并对所述多个中断源中的至少一个执行中断处理过程，其中，所述多个中断源中的所述至少一个与所述中断号信号相应；中断控制器包括与系统总线连接的主接口，中断控制器被配置为基于从所述多个中断源中的所述至少一个接收到的中断信号产生所述中断请求信号和所述中断号信号，并通过主接口将所述中断号信号发送到CPU。

本申请要求于2017年1月13日在韩国知识产权局提交的10-2017-0006281号韩国专利申请的权益，所述专利申请的公开通过引用其全部合并于此。

技术领域

本公开涉及了一种实时环境中的应用处理器和集成电路(IC)，更具体地，涉及了一种能够在中断处理过程期间减少延迟时间的应用处理器和IC。

背景技术

随着IC的发展，包括计算机的电子装置的主流趋势已经朝向小型化、高可靠性、高速度和低功耗。数字IC(诸如片上系统(SoC))是将具有各种功能的复杂系统集成到单个半导体芯片中的技术。根据将计算机、通信和广播结合的融合趋势，针对专用IC(ASIC)和专用标准产品(ASSP)的需求已将向SoC转移。此外，信息技术(IT)装置的小型化和减重已经加速了SoC相关业务的发展。

当从中断源产生中断信号时，IC的中央处理器(CPU)可执行中断处理过程。因此，仍需要减少CPU执行中断处理过程所花费的延迟时间。

发明内容

本公开提供一种包括能够在中央处理器(CPU)执行中断处理过程时减少延迟时间的中断控制器的集成电路(IC)。

根据本公开的一方面，提供了一种应用处理器，包括：多个中断源，被分别分配了多个中断号；中央处理器(CPU)，被配置为接收中断请求信号和中断号信号，并执对所述多个中断源中的至少一个执行中断处理过程，其中，所述多个中断源中的所述至少一个与所述中断号信号相应；中断控制器，包括与系统总线连接的主接口，其中，中断控制器被配置为基于从所述多个中断源中的所述至少一个接收到的中断信号产生所述中断请求信号和所述中断号信号，并通过主接口将所述中断号信号发送到CPU。

根据本公开的另一方面，提供了一种集成电路，包括：第一中断源，被配置为产生第一中断信号并具有分配给第一中断源的第一中断号；第二中断源，被配置为产生第二中断信号并具有分配给第二中断源的第二中断号；中断控制器，包括主接口；与主接口连接的系统总线，其中，中断控制器被配置为从第一中断源接收第一中断信号,从第二中断源接收第二中断号，并基于第一中断信号和第二中断信号中的至少一个产生中断请求信号，主接口被配置为向系统总线输出关于第一中断号和第二中断号中的至少一个的中断号信号。

根据本公开的另一方面，提供了一种应用处理器，所述应用处理器具有通信总线、中断源、中断控制器、中央处理器(CPU)和紧耦合存储器。中断源产生被传送到中断控制器的中断信号。响应于从中断源接收到中断信号，中断控制器产生与中断信号相应的中断请求信号和标识中断源的中断号。CPU从中断控制器接收中断请求信号和中断号。紧耦合存储器存储由CPU接收的中断请求信号和中断号。响应于接收到中断请求信号，CPU执行以下操作：(1)在紧耦合存储器中存储与在由CPU接收中断请求信号时正被执行的中断操作有关的数据，(2)通过不使用通信总线的直接通信检索由紧耦合存储器存储的中断号，(3)通过通信总线将中断处理命令传送到中断源。

附图说明

通过以下结合附图的详细描述，本公开的实施例将被更清楚地理解，其中：

图1是根据实施例的集成电路(IC)的框图；

图2是根据实施例的在IC中包括的中断控制器的操作的流程图；

图3是根据实施例的IC的框图，该框图说明中断控制器的操作；

图4是根据实施例的在IC中包括的中断控制器的操作的流程图；