[发明专利]一种多层片式瓷片电容的制作方法

说明书

技术领域

本发明涉及电子器件制造，具体涉及一种多层片式瓷片电容的制作方法。

背景技术

多层片式陶瓷电容器(Multi-layer Ceramic Capacitor)，又称独石电容器，是电子整机中主要的被动贴片元件之一，它诞生于上世纪60年代，最先由美国公司研制成功，后来在日本公司迅速发展及产业化，至今依然是日本在全球MLCC领域保持优势，主要表现为生产出MLCC具有高可靠、高精度、高集成高频率、智能化、低功耗、大容量、小型化和低成本等特点。片式多层陶瓷电容器(MLCC)的优点：

1.由于使用多层介质叠加的结构，高频时电感非常低，具有非常低的等效串联电阻，因此可以使用在高频和甚高频电路滤波。

2.无极性可以使用在存在非常高的纹波电路或交流电路。

3.使用在低阻抗电路不需要大幅度降额。

4.击穿时不燃烧爆炸，安全性高。

多层陶瓷电容器的特点是能够承受较大的压应力，但抵抗弯曲能力比较差。器件组装过程中任何可能产生弯曲变形的操作都可能导致器件开裂，形成的裂纹为机械应力裂纹。常见应力源有：贴片对中，工艺过程中电路板操作；流转过程中的人、设备、重力等因素；通孔元器件插入；电路测试、单板分割；电路板安装；电路板定位铆接；螺丝安装等。该类裂纹一般起源于器件上下金属化端，沿45℃角向器件内部扩展。该类缺陷也是实际发生最多的一种类型缺陷。

发明内容

本发明所要解决的技术问题是抵抗弯曲能力比较差，目的在于提供一种多层片式瓷片电容的制作方法，提高多层陶瓷电容器的抵抗弯曲能力，即降低机械应力裂纹产生的几率。

本发明通过下述技术方案实现：

一种多层片式瓷片电容的制作方法，包括下列依次实施的步骤：瓷桨制备，流延成膜，排胶烧结，倒角，无损探伤，封端烧银，电镀，电压处理，测试；其中，将预制好的陶瓷浆料通过流延方式制成厚度小于10μm陶瓷介质薄膜，然后再介质薄膜上印刷内电极，并将印有内电极的陶瓷介质膜片交替叠合并涂抹乳胶进行压紧，形成多个电容器并联，并在多个电容器并联形成的陶瓷介质体表面包覆上钛酸钡的粉体，在1470℃高温下一次烧结成为一个不可分割的整体芯片，之后在整体芯片的安装外电极的两端设置一层0.1mm的塑料层。

本发明中倒角用于将制成的陶瓷介质体的菱角钝化，防止陶瓷介质体对其他相邻的陶瓷介质体的表面划伤；无损探伤用于检测制成的陶瓷介质体是否有内部伤痕或者外部伤痕；封端烧银用于设置外电极，银与内电极良好接触，其直接影响芯片的可靠性，厚度一般在50um；电压处理用于初步测试陶瓷介质体是否符合电压承受力，所述测试用于综合测试性能。

本发明省略了现有工艺中的层压切割步骤，在陶瓷介质膜片交替叠合并涂抹乳胶进行压紧可以达到层压切割步骤达到的相同效果，层压切割步骤实现的目的在于陶瓷介质膜片之间的紧实性，本发明通过乳胶粘结再通过压紧可以实现相同的目的，并且还避免了使用高温、层压机等高难度条件以及高成本机器。

进一步地，陶瓷介质体表面包覆上钛酸钡的粉体的方法是，以钛酸四丁脂、草酸乙醇和乙酸钡为原料，制得110nm～130nm的钛酸钡粉体，然后将钛酸钡粉体加入pH为10的硅溶胶中，使二氧化硅物质的量占钛酸钡物质的量的2％，经过滤干燥后即可得到陶瓷介质体包覆上钛酸钡的粉体。与改性掺杂相比，利用包覆技术制备的电瓷粉体，包覆物分布均匀，不仅可以提高和控制样品的性能，而且由于包覆物在烧结过程中往往形成液相，从而可降低烧结温度，提高致密化程度，改善样品的显微结构，并且不受初始粉体和添加剂的密度、颗粒尺寸和形状的影响。

进一步地，陶瓷介质体表面包覆的钛酸钡的粉体的厚度为5nm。

进一步地，所述排胶烧结在陶瓷晶粒发育充分的钛酸钡半导体陶瓷表面涂覆金属氧化物后再进行热处理，涂覆物与钛酸钡形成低共熔相，沿晶界扩散，在晶界处形成固溶体的绝缘层，最后再被银、烧银以及焊引线得到边界层陶瓷层电容器。

本发明与现有技术相比，具有如下的优点和有益效果：本发明通过在外电极与陶瓷介电体之间加设塑料层，可以有效防止由金属端产生的裂纹不断延伸至介电陶瓷，避免严重影响多层陶瓷电容器的性能，延长陶瓷电容器的寿命，同时，可以在一定程度上对金属端产生裂痕的陶瓷电容器进行修复。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为本发明结构示意图。

具体实施方式