[发明专利]一种具有低翘曲度的电子模组以及该电子模组的制备方法

说明书

技术领域

本发明涉及半导体产品技术领域，尤其指一种具有低翘曲度的电子模组以及该电子模组的制备方法。

背景技术

在半导体行业中，系统级封装(SIP，System In a Package)主要是将多种功能性电子元件集成在一个封装内，达到功能整合的目的。需在PCB上贴装模组所需的电子元件，而后通过塑封胶固化制备成电子模组。

现今电子产品的性能越来越强，每个构件所给的空间有限，因此对构件的翘曲程度有严格要求，而在实际生产中，系统级封装制备的电子模组的翘曲程度很大部分无法满足客户的要求，因而常常需要购置测试设备安排场地来测量电子模组的翘曲程度，用以筛选符合客户翘曲要求的产品。无论是测试所耗费时间成本还是产品因翘曲度过高而报废的原料成本都很大，因而，急需制备一种具有低翘曲度的电子模组。

发明内容

本发明的目的是提供一种具有低翘曲度的电子模组以及该电子模组的制备方法，可以降低翘曲度，提高制备电子模组的产品良率，同时减少产品测试的时间成本，降低产品因翘曲度过高而报废的原料成本。

本发明提供的技术方案如下：一种具有低翘曲度的电子模组，包括：

PCB基板；

若干电子元件，装设在所述PCB基板上；

塑封体，布置在全部或部分所述电子元件表面；

银胶沟槽，位于所述塑封体上以填入银胶；以及，

第一锡膏部，涂覆在所述PCB基板上，且对应设置在所述银胶沟槽的下方。

电子模组一般十分轻薄短小，使得电子元件以及线路的分布密度过高，很多的组件挤在一个狭小的空间内，极易产生电磁干扰(EMI，Electromagnetic Interference)现有的常规做法是在塑封体上设置银胶沟槽以填充银胶，将高频元器件与其他器件分隔以实现电磁屏蔽。经研究发现电子模组在银胶沟槽周边处会产生很大的翘曲，这是银胶的热膨胀系数较大造成的。本技术方案，由于第一锡膏部的热膨胀系数远比银胶的小，将其设置在银胶沟槽的下方，可以有效抵抗银胶的形变，进而降低电子模组的翘曲度。同时，由于制备电子模组过程中，在网板设计(STENCIL DESIGN)时本身就需要在其表面涂覆锡膏，因而本结构不会过多的影响电子模组的制备工艺，也因此降低了使用的门槛和转化工艺的成本，具备极强的实用价值。

优选的，进一步包括第二锡膏部，所述电子元件通过所述第二锡膏部与所述PCB基板连接，所述第一锡膏部与所述电子元件以及所述第二锡膏部错开排布。可以避免第一锡膏部与电子元件或者第二锡膏部重叠时发生短路。

优选的，所述第一锡膏部的宽度大于所述银胶沟槽的宽度。

本技术方案，第一锡膏部宽度大于银胶沟槽，也即其具备相比银胶更大的作用面积，可以更加有效的抵抗银胶的形变。

优选的，所述具有低翘曲度的电子模组包括至少两个第一锡膏部，所述第一锡膏部对应所述银胶沟槽在所述塑封体上布设轨迹的端点位置设置。

本技术方案，由于研发发现电子模组的翘曲产生于银胶沟槽内银胶的形变，可知银胶沟槽两端产生的形变量是最大的，而直接将第一锡膏部设置在银胶沟槽在所述塑封体上布设轨迹的端点位置，可以以较少的锡膏量抵抗银胶形变，得以节省材料并且更加有效降低电子模组的翘曲度。

优选的，至少一个所述第一锡膏部对应所述银胶沟槽在所述塑封体上布设轨迹的拐角处设置。

本技术方案，由于银胶沟槽布设轨迹的拐角处是形状突变处，会由于银胶的形变产生较大的翘曲，因而在此处设置第一锡膏部可以更加有效的降低电子模组的翘曲度。

本发明还公开一种电子模组的制备方法，用于制备前述具有低翘曲度的电子模组，包括以下步骤：

S100，在所述PCB基板上布设所述第一锡膏部以及所述电子元件；

S200，对全部或部分所述电子元件进行塑封，形成所述塑封体；

S300，在所述塑封体上切割形成所述银胶沟槽，并向其中填入所述银胶，形成所述电子模组；

S400，在所述电子模组的表面磁控溅射形成电磁屏蔽层。

优选的，所述具有低翘曲度的电子模组还进一步包括第二锡膏部，所述步骤S100包括：

S110，在所述PCB基板上涂覆所述第二锡膏部以进行贴片和焊接；

S120，根据银胶沟槽的设计参数另外涂覆第一锡膏部到PCB基板上的对应位置，使得所述第一锡膏部与所述电子元件以及所述第二锡膏部错开排布；

S130，将所述电子元件通过所述第二锡膏部装设在所述PCB基板上。