[发明专利]一种锗硅源漏极及其制备方法

说明书

本发明公开一种锗硅源漏极及其制备方法。锗硅源漏极包括：硅基衬底，硅基衬底内形成第一器件区域和第二器件区域；栅极，设置在硅基衬底上；位于第一器件区域内的第一嵌入式结构及位于第二器件区域内的第二嵌入式结构，均嵌入锗硅材料。其中，第一嵌入式结构之深度小于第二嵌入式结构之深度，且第一嵌入式结构及第二嵌入式结构内的锗硅材料之外延生长的高度一致。通过本发明所获得的锗硅源漏极之第一器件区域和第二器件区域之锗硅材料外延生长的高度一致，不仅可以避免第一器件区域因生长不足造成的凹陷问题，及第一器件区域与第二器件区域之嵌入式锗硅高度差过大等缺陷，而且能够有效改善器件性能，同时避免出现负载效应等问题。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种锗硅源漏极及其制备方法。

背景技术

随着集成电路的发展，场效应尺寸越来越小，半导体制造中引入了应力技术来改变沟道中的晶格结构，以提高沟道中的载流子迁移率。目前研究显示，在沟道上施加拉应力能提高电子的迁移率，而施加压应力则能提高空穴的迁移率。

嵌入式GeSi技术被广泛应用，以提高PMOS的性能。嵌入式GeSi技术系通过在PMOS之源极区和漏极区嵌入GeSi材料，进而能够向沟道区施加压应力，使得PMOS的性能得到显著提升。

但是，在现有嵌入式GeSi技术之工艺中，由于GeSi在器件密集区域和器件稀疏区域的外延生长速率存在差异，势必导致器件密集区域因生长不足造成凹陷，以及引起器件密集区域与器件稀疏区域之生长高度差过大等缺陷。

故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种锗硅源漏极及其制备方法。

发明内容

本发明是针对现有技术中，传统的嵌入式GeSi技术之工艺中，由于GeSi在器件密集区域和器件稀疏区域的外延生长速率存在差异，势必导致器件密集区域因生长不足造成凹陷，以及引起器件密集区域与器件稀疏区域之生长高度差过大等缺陷提供一种锗硅源漏极。

本发明之又一目的是针对现有技术中，传统的嵌入式GeSi技术之工艺中，由于GeSi在器件密集区域和器件稀疏区域的外延生长速率存在差异，势必导致器件密集区域因生长不足造成凹陷，以及引起器件密集区域与器件稀疏区域之生长高度差过大等缺陷提供一种锗硅源漏极的制备方法。

为实现本发明之目的，本发明提供一种锗硅源漏极，所述锗硅源漏极，包括：硅基衬底，所述硅基衬底内形成第一器件区域和第二器件区域；栅极，间隔设置在所述硅基衬底上；位于第一器件区域内的第一嵌入式结构及位于第二器件区域内的第二嵌入式结构，所述第一嵌入式结构及所述第二嵌入式结构内均嵌入锗硅材料。其中，位于所述第一器件区域内的第一嵌入式结构之深度小于位于所述第二器件区域的第二嵌入式结构之深度，且所述第一嵌入式结构及所述第二嵌入式结构内的锗硅材料之外延生长的高度一致。

可选地，所述硅基衬底内形成的所述第一器件区域为器件密集区，所述硅基衬底内形成的所述第二器件区域为器件稀疏区。

可选地，所述第一器件区域内的第一嵌入式结构及所述第二器件区域内的第二嵌入式结构均为Σ结构。

为实现本发明之又一目的，本发明提供一种锗硅源漏极之制备方法，所述锗硅源漏极之制备方法，包括：

执行步骤S1：提供硅基衬底，所述硅基衬底内形成第一器件区域和第二器件区域，并在所述硅基衬底上形成栅极，且所述栅极之异于所述硅基衬底的一侧覆盖第一掩膜层；

执行步骤S2：在所述第一掩膜层之异于所述硅基衬底的一侧覆盖光刻阻挡层；

执行步骤S3：图案化蚀刻所述第二器件区域之硅基衬底上的第一掩膜层；

执行步骤S4：去除锗硅源漏极之外层的光刻阻挡层；

执行步骤S5：在所述锗硅源漏极之外层覆盖第二掩膜层；