[发明专利]电平转换电路和应用电平转换电路的方法

说明书

技术领域

本发明涉及电子技术领域，具体而言，涉及一种电平转换电路，应用电平转换电路的方法，以及数据传输装置。

背景技术

在新一代电子电路设计中，随着低电压逻辑的引入，系统内部常常出现输入/输出逻辑不协调的问题，不同的模块和IO接口所需要的电压不一样不能直接进行信号交换，所以设计出电平转换器，广泛的应用在不同电平模块之间。不同的模块对电平转换器要求不同，主要性能指标为速度和功耗。而常见的高速电平转换器需要的功耗大，而低功耗电平转换又不能很好的满足高速的需要。

图1是根据相关技术的一种常用电平转换电路的示意图，如图1所示，其使用交叉耦合式(cross coupled)结构，由于上边有锁存结构(latch)，所以每次输入端状态的变化都要有很大的驱动能力才能改变锁存结构(latch)的状态导致转换速度会较慢，不能用在超高速电路中。图2是根据相关技术的另一种常用电平转换电路的示意图，如图2所示，其使用电流镜式(current mirror)结构，没有了锁存结构(latch)锁存输出端状态，所以输出端高低电平转换时不需要较强的驱动能力，可以达到速度快的目的，但是该结构导通时存在电源到地的通路，所以会产生较大静态功耗。

针对上述电平转换过程中高速和低功耗无法兼具的技术问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种电平转换电路，应用电平转换电路的方法，以及数据传输装置，以至少解决电平转换过程中高速和低功耗无法兼并的技术问题。

根据本发明实施例的一个方面，提供了一种电平转换电路，包括：第一晶体管，包括源极、漏极及栅极，所述第一晶体管的源极连接于模拟电路电源AVDD，所述第一晶体管的栅极与所述第一晶体管漏极连接；第二晶体管，包括源极、漏极及栅极，所述第二晶体管的源极连接于所述AVDD，所述第二晶体管栅极与所述第一晶体管栅极相连；第三晶体管，包括源极、漏极及栅极，所述第三晶体管的漏极连接于所述第一晶体管的漏极，所述第三晶体管的栅极为所述电平转换电路第一输入端，用于接收所述电平转换电路的第一输入信号；第四晶体管，包括源极、漏极及栅极，所述第四晶体管的漏极连接于所述第二晶体管的漏极，所述第四晶体管的栅极为所述电平转换电路第二输入端，用于接收所述电平转换电路的第二输入信号，所述第二晶体管的漏极与所述第四晶体管的漏极共同连接于所述电平转换电路输出信号的输出端；导通结构，连接于所述第三晶体管与模拟电路电源AVSS之间，用于根据所述输出端输出信号的反向信号对第一晶体管、第三晶体管到AVSS的电路是否导通进行控制；占空比调节结构，连接于所述第四晶体管与模拟电路电源AVSS之间，用于根据所述输出端输出的信号将所述电平转换电路的占空比调节至预定占空比。

可选的，所述导通结构包括：第五晶体管，包括源极、漏极及栅极，所述第五晶体管的漏极连接于所述第三晶体管的源极，所述第五晶体管的源极连接于所述AVSS；第一反相器，所述第一反相器的输入端连接于所述第二晶体管的漏极及第四晶体管的漏极，所述第一反相器的输出端连接于所述第五晶体管的栅极。

可选的，所述占空比调节结构包括：第六晶体管，包括源极、漏极及栅极，所述第六晶体管的漏极连接于所述第四晶体管的源极，所述第六晶体管的源极连接于所述AVSS，所述第六晶体管的栅极连接于所述电平转换电路输出信号的输出端。

可选的，所述电平转换电路还包括：第二反相器，所述第二反相器的输入端连接于所述第一反相器的输出端，所述第二反相器的输出端替代所述电平转换电路输出信号的输出端。

可选的，所述电平转换电路还包括：第一屏蔽结构，连接于所述第三晶体管和所述AVSS之间，用于屏蔽所述第三晶体管与所述AVSS之间的通路的干扰。

可选的，所述电平转换电路还包括：第二屏蔽结构，连接于所述第四晶体管和所述AVSS之间，用于屏蔽所述第四晶体管与所述AVSS之间的通路的干扰。

可选的，所述第一屏蔽结构包括：第七晶体管，包括源极、漏极及栅极，所述第七晶体管的漏极连接于所述第三晶体管的源极，所述第七晶体管的源极连接于所述AVSS，所述第七晶体管的栅极为所述电平转换电路第三输入端，用于接收所述电平转换电路的所述第一输入信号。

可选的，所述第二屏蔽结构包括：第八晶体管，包括源极、漏极及栅极，所述第八晶体管的漏极连接于所述第四晶体管的源极，所述第八晶体管的源极连接于所述AVSS，所述第八晶体管的栅极为所述电平转换电路第四输入端，用于接收所述电平转换电路的所述第二输入信号。