[发明专利]半导体器件

说明书

本发明公开了一种在抑制接触电阻上升的同时，提高槽部的端部附近的耐压的半导体器件。槽部(GT)设在半导体层中在俯视时至少位于源极偏移区域和漏极偏移区域之间，且设置在俯视时从源极偏移区域朝向漏极偏移区域的源极漏极方向上。栅极绝缘膜GI覆盖槽部GT的侧面及底面。栅电极(GE)至少在俯视时设在槽部(GT)内，且与栅极绝缘膜(GI)接触。接点GC与栅电极GE接触。而且，在俯视时，接点GC配置在相对于沿源极漏极方向延伸的槽部GT内的中心线来说偏离于与源极漏极方向垂直的第1方向、且在俯视时设在槽部GT内。

本申请是申请号为201310115242.0、申请日为2013年3月26日、发明名称为“半导体器件及半导体器件的制造方法”的发明专利申请的分案申请。

技术领域

本发明涉及一种半导体器件及半导体器件的制造方法。

背景技术

近年来，随着半导体器件的高度集成化，为了缩小半导体器件的面积，提出了各种半导体器件的结构。例如，在以下专利文献中，公开了在槽部内设置栅电极的晶体管的技术。

在专利文献1(日本特开平11-103058号公报)中，公开了以下所述的半导体器件。在N型高电阻层的表面形成有沟槽(槽部)。在沟槽内，隔着栅极绝缘膜填埋有栅电极。由此，便可在使元件面积保持不变的状态下增大沟道的面积，因此能够降低导通电阻。

另外，在以下的专利文献中，公开了层叠多个接点的所谓“堆叠接点结构”的技术。

在专利文献2(日本特开2009-252924号公报)中，公开了具有如下所述的堆叠接点结构的半导体器件。在第1接点上设有第2及第3接点。第2接点偏离于第1接点的中心位置而配置在左侧。另一方面，第3接点偏离于第1接点的中心位置而配置在右侧。由此，即使在第1接点的上部产生凹部(即所谓的接缝(seam))的情况下，也能避免接触电阻异常或接触不良。

在专利文献3(日本特开2005-332978号公报)中，公开了具有如下所述的堆叠接点结构的半导体器件。第1接点沿上下方向贯穿第1层间绝缘膜，上端部的剖面形状为环状。第2接点沿上下方向贯穿设在第1层间绝缘膜上的第2层间绝缘膜。第2接点的下表面的中心部与第1接点中呈环状的上表面接触。由此，能够切实地实现层叠的接点之间的电连接。

专利文献1：日本特开平11-103058号公报

专利文献2：日本特开2009-252924号公报

专利文献3：日本特开2005-332978号公报

发明内容

本案发明人发现了如下所述的新问题。即使在如专利文献1的于槽部的内部设有栅电极的结构中，也有时会在栅电极中的槽部的上端侧产生凹部。在此情况下，当连接于栅电极的接点配置在所述凹部上时，有可能会因接点与栅电极的接触面积下降等理由，而导致接触电阻上升。相反，当接点偏离所述凹部，且较栅电极进一步突出到外侧而配置时，电场有可能集中于突出的接点的下端。如上所述，本案发明人发现的新问题如下，即：难以在抑制接触电阻上升的同时提高槽部GT的端部附近的耐压。本发明的其它问题及新特征将在本说明书的描述及附图说明中写明。

根据上述一实施方式，半导体器件具有半导体层、源极区域、漏极区域、源极偏移区域、漏极偏移区域、槽部、栅极绝缘膜、栅电极及填埋区域。第1导电型的源极区域及漏极区域在半导体层上彼此隔开而设。第1导电型的源极偏移区域与半导体层中的源极区域接触，且由比源极区域及漏极区域低的浓度形成。第1导电型的漏极偏移区域与半导体层中的漏极区域接触，与源极偏移区域隔开而配置，且由比源极区域及漏极区域低的浓度形成。槽部设在半导体层中在俯视时至少位于源极偏移区域和漏极偏移区域之间，且沿俯视时从源极偏移区域朝向漏极偏移区域的源极漏极方向设置。栅极绝缘膜覆盖槽部的侧面及底面。栅电极至少设在槽部内，且与栅极绝缘膜接触。接点与栅电极接触。而且，接点设置在俯视时相对于沿源极漏极方向延伸的槽部内的中心线而与垂直于源极漏极方向的第1方向偏离的位置上，并且在俯视时设在槽部内。