[发明专利]具有局部P型帽层的晶体管器件

说明书

本发明提供一种具有局部P型帽层的晶体管器件包括衬底、过渡层、沟道层、势垒层以及位于势垒层上方的源极、栅极、漏极和P型帽层，P型帽层包括至少一个第一P型区和至少一个第二P型区，第一P型区和第二P型区邻接且均位于栅极和漏极之间，自栅极至漏极，首个第一P型区与源极电连接；第一P型区中P型杂质的掺杂面浓度大于第二P型区中P型杂质的掺杂面浓度，同时大于第一P型区下方的二维电子气面浓度，第二P型区中P型杂质的掺杂面浓度小于第二P型区下方的二维电子气面浓度。本发明的晶体管器件可以将栅极边缘的一个电场峰较高的高电场区分解成多个电场峰较低的高电场区，提高了晶体管器件的击穿电压、可靠性和动态特性。

技术领域

本发明涉及半导体器件领域，具体地说，是涉及一种具有局部P型帽层的晶体管器件。

背景技术

功率器件通常需要具有高击穿电压、低导通电阻以及快速开关的能力。以往电力半导体市场以硅的功率器件为主，过去20年，硅功率器件的性能已经接近理论极限，进一步提升其性能极为困难。

相比硅或砷化镓，氮化镓（GaN）半导体具有带隙宽（Eg=3.4eV）、优良的热稳定性、高击穿电压、高电子饱和漂移速度及优良的抗辐射性能。另外，相比硅功率半导体，GaN功率半导体具有低温抵抗特性，具有可以减少功率半导体引起的功率转换损失，做到功率转换系统电力损耗最少化等优点。GaN半导体器件以低损耗、高耐压、快速开关能力、高温工作能力等优势成为新一代功率器件。工业电子、电力传输、智能家居、电动汽车、轨道交通等领域对GaN半导体的需要不断扩大。

参见图1，现有的氮化镓高电子迁移率晶体管（GaN High Electron MobilityTransistor, GaN HEMT）器件在关断状态下，若对漏极103施加一个高电压，则器件的栅极102边缘会产生一个高电场区。栅极102边缘的高电场导致器件的漏电流增大，击穿电压减小，并且会导致严重的动态电阻退化，以及可靠性问题。降低器件内部的电场是获得高可靠性的GaN HEMT器件的关键。

发明内容

本发明的目的是提供一种具有局部P型帽层的晶体管器件，该晶体管器件具有高击穿电压与高可靠性，同时能够抑制器件的动态电阻退化。

为实现上述目的，本发明提供一种具有局部P型帽层的晶体管器件，晶体管器件包括衬底、过渡层、沟道层、势垒层以及位于势垒层上方的源极、栅极、漏极和P型帽层，P型帽层包括至少一个第一P型区和至少一个第二P型区，第一P型区和第二P型区邻接，第一P型区和第二P型区均位于栅极和漏极之间，自栅极至漏极，首个第一P型区与源极电连接；第一P型区中P型杂质的掺杂面浓度大于第二P型区中P型杂质的掺杂面浓度，第一P型区中P型杂质的掺杂面浓度大于第一P型区下方的二维电子气面浓度，第二P型区中P型杂质的掺杂面浓度小于第二P型区下方的二维电子气面浓度。

一个优选的方案是，第一P型区的数量与第二P型区的数量均为二个以上，自栅极至漏极，第一P型区与第二P型区依次交替排列。

一个优先的方案是，自栅极至漏极，首个P型区为第一P型区。

进一步的方案是，第一P型区的数量大于或等于第二P型区的数量。

一个优选的方案是，P型帽层部分覆盖势垒层上栅极与漏极之间的区域。

一个优选的方案是，第一P型区中P型杂质的掺杂面浓度为第一P型区的平均受主浓度与第一P型区的厚度的乘积；第二P型区中P型杂质的掺杂面浓度为第二P型区的平均受主浓度与第二P型区的厚度的乘积。

一个优选的方案是，势垒层上形成有介质层，第一P型区、第二P型区、源极、栅极以及漏极均位于介质层与势垒层之间，介质层上设有金属层，金属层将源极与首个第一P型区电连接。