[发明专利]使用在IO上的电压检测电路

权利要求书

1.一种使用在IO上的电压检测电路，其特征在于：

输入信号连接到电压检测电路的输入端，所述输入信号包括0V、电源电压和高压三种状态，所述高压大于所述电源电压；

所述电压检测电路包括：

由多个采用二极管连接方式串联的PMOS管串联结构，所述PMOS管串联结构连接在所述输入信号和第一节点之间；

第一PMOS管，所述第一PMOS管的源极连接所述输入信号，所述第一PMOS管的栅极连接所述第一节点；

第一电阻和第二电阻，所述第一电阻的第一端连接所述第一PMOS管的漏极，所述第一电阻的第二端为第二节点，所述第二电阻的第一端的连接所述第二节点，所述第二电阻的第二端接地；

第二PMOS管，第三电阻连接在所述第一节点和所述第二PMOS管的源极之间，所述第二PMOS管的漏极接电源电压，所述第二PMOS管的栅极连接所述第二节点；所述第二PMOS管的源极为第三节点；

所述第二节点输出所述电压检测电路的检测信号；

所述PMOS管串联结构的各PMOS管、所述第一PMOS管和所述第二PMOS管都采用工作电压为所述电源电压的晶体管工艺结构；

当所述输入信号为高压时：

所述PMOS管串联结构使所述第一节点的电压为在所述高压的基础上降低一个由所述PMOS管串联结构中所包含的PMOS管的个数乘以PMOS管的栅源电压对应的值，所述第一节点的电压使所述第一PMOS管导通以及使所述PMOS管串联结构的各PMOS管和所述第一PMOS管的各电极之间电压差在所述电源电压范围内；所述第一PMOS管导通并使所述第二节点输出高电平的输出信号，所述输出信号的大小由第一电阻和所述第二电阻的分压确定；所述第一节点使所述第二PMOS管导通且所述第三节点电压为所述第二节点电压加所述第二PMOS管的源漏电压，所述第三节点的电压使所述第二PMOS管的各电极之间电压差在所述电源电压范围内；

所述电压检测电路还包括输出电路，所述输出电路包括第一NMOS管，所述第一NMOS管的栅极连接所述第二节点，所述第一NMOS管的源极接地，所述第一NMOS管的漏极连接偏置电流源，所述偏置电流源的电源端接所述电源电压；所述输出信号通过所述第一NMOS管的漏极输出。

2.如权利要求1所述的使用在IO上的电压检测电路，其特征在于：奇数个反相器形成的串联结构的输入端连接所述第一NMOS管的漏极，所述反相器的串联结构的输出端输出所述输出信号。

3.如权利要求1所述的使用在IO上的电压检测电路，其特征在于：所述PMOS管串联结构由第三PMOS管和第四PMOS管串联而成，所述第三PMOS管的源极接所述输入信号，所述第三PMOS管的栅极和漏极连接所述第四PMOS管的源极，所述第四PMOS管的栅极和漏极都连接所述第一节点。

4.如权利要求1所述的使用在IO上的电压检测电路，其特征在于：所述第一PMOS管的衬底电极连接所述源极。

5.如权利要求3所述的使用在IO上的电压检测电路，其特征在于：所述第三PMOS管的衬底电极和所述第四PMOS管的衬底电极连接第一衬底切换电路，所述第一衬底切换电路将所述第三PMOS管的衬底电极和所述第四PMOS管的衬底电极连接到所述输入信号和所述第一节点电压之间的较大的一个。

6.如权利要求5所述的使用在IO上的电压检测电路，其特征在于：所述第一衬底切换电路包括第五PMOS管和第六PMOS管，所述第五PMOS管和所述第六PMOS管都采用工作电压为所述电源电压的晶体管工艺结构；

所述第五PMOS管的源极连接所述输入信号，所述第五PMOS管的栅极连接所述第一节点；

所述第六PMOS管的漏极电极所述第一节点，所述第六PMOS管的栅极连接所述输入信号；

所述第五PMOS管的漏极和衬底电极、所述第六PMOS管的源极和衬底电极、所述第三PMOS管的衬底电极和所述第四PMOS管的衬底电极连接在一起。