[发明专利]使用在IO上的电压检测电路

说明书

本发明公开了一种使用在IO上的电压检测电路，包括：由多个采用二极管连接方式串联的PMOS管串联结构，连接在输入信号和第一节点之间；第一PMOS管的源极连接输入信号，栅极连接第一节点；第一电阻和第二电阻串联在第一PMOS管的漏极和地之间，二者的连接点为输出检测信号的第二节点；第三电阻连接在第一节点和第二PMOS管的源极之间，第二PMOS管的漏极接电源电压，栅极接第二节点，源极为第三节点；各PMOS管都采用工作电压为电源电压的晶体管工艺结构。本发明能采用电源电压的晶体管工艺结构实现，不需要采用齐纳管，从而能节省一层光罩，节约成本。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种使用在IO上的电压检测电路。

背景技术

在一些应用中，为了省芯片PIN脚，在常规的数字输入输出端口(IO)中会额外有一个高压输入状态，需要IO能够检测识别。这种应用中，一般电源电压VCC的大小如1.8V～5.5V,输入信号为0、VCC和VHV三种状态，VHV表示大于VCC的高压，因此IO中需要有模块来检测输入信号是否为高压信号。

现有在IO中检测高压信号的电路一般是使用齐纳管，但是在标准CMOS工艺中，增加齐纳管需要增加一块光罩(mask)，增加了成本。

如图1所示，是现有使用在IO上的电压检测电路的电路图；输入信号VIN，电压检测电路主要是为了检测出输入信号VIN中的高压信号VHV。图1中输入信号VIN连接到齐纳管D101的阴极，齐纳管D101的阳极连接电阻R101和R102，电阻R101和R102形成的分压信号连接到NMOS管N101的栅极，当输入信号VIN中出现高压信号时，齐纳管D101导通，这时NMOS管N101的栅极为高电平，NMOS管N101会导通，从而是NMOS管N101的漏极为低电平，该低电平经过3个反相器101的形成高电平的输出信号OUT，也即当输出信号OUT为高电平时，表示输入信号VIN为高压VHV。NMOS管N101的漏极和电源电压VCC之间连接偏置电流Ibias，当输入信号VIN不是高压时，齐纳管D101会反向截止而关闭，这样NMOS管N101的栅极电压为0而关闭，反相器101的串联结构的输入端通过偏置电路Ibias连接到电源电压VCC，反相器101的串联结构的输出端输出低电平的输出信号OUT。

发明内容

本发明所要解决的技术问题是提供一种使用在IO上的电压检测电路，能采用电源电压的晶体管工艺结构实现，不需要采用齐纳管，从而能节省一层光罩，节约成本。

为解决上述技术问题，本发明提供的使用在IO上的电压检测电路中，输入信号连接到电压检测电路的输入端，所述输入信号包括0V、电源电压和高压三种状态，所述高压大于所述电源电压。

所述电压检测电路包括：

由多个采用二极管连接方式串联的PMOS管串联结构，所述PMOS管串联结构连接在所述输入信号和第一节点之间。

第一PMOS管，所述第一PMOS管的源极连接所述输入信号，所述第一PMOS管的栅极连接所述第一节点。

第一电阻和第二电阻，所述第一电阻的第一端连接所述第一PMOS管的漏极，所述第一电阻的第二端为第二节点，所述第二电阻的第一端的连接所述第二节点，所述第二电阻的第二端接地。

第二PMOS管，第三电阻连接在所述第一节点和所述第二PMOS管的源极之间，所述第二PMOS管的漏极接电源电压，所述第二PMOS管的栅极连接所述第二节点；所述第二PMOS管的源极为第三节点。

所述第二节点输出所述电压检测电路的检测信号。

所述PMOS管串联结构的各PMOS管、所述第一PMOS管和所述第二PMOS管都采用工作电压为所述电源电压的晶体管工艺结构。

当所述输入信号为高压时：