[发明专利]多通道串行总线高速数据采集处理系统及方法

说明书

本发明涉及一种多通道串行总线高速数据采集处理系统及方法，涉及数据处理技术领域。本发明提出了一种基于微型CPU加FPGA和多种类串行收发器的高速串行通讯采集处理并存储的方案，能够满足电子系统在串行总线高速通讯时数据异常后问题排查分析和串行总线通讯监听存储的需求。

技术领域

本发明涉及数据处理技术领域，具体涉及一种多通道串行总线高速数据采集处理系统及方法。

背景技术

多种类的总线通讯在当今时代被广泛应用，而近年来，在工业和航空航天、汽车领域对通讯总线有了更多需求，尤其是对于总线的可靠性，稳定性有极高的要求。而传统的串行通讯都采用总线方式传输，用校验方式，故障出现时部分总线瘫痪，部分总线丢包，部分总线会错误重发，故障比较隐蔽，所有串行数据采集设备可以用于发现总线连接的设备是否出现问题，在发生问题时，无法直观复现故障当时的实际状况。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何设计一种多通道串行总线高速数据采集处理系统及方法，用来满足电子系统在串行总线高速通讯时数据异常后问题排查分析和串行总线通讯监听存储的需求。

(二)技术方案

为了解决上述技术问题，本发明提供了一种多通道串行总线高速数据采集处理系统，包括ARM处理器、FPGA芯片、SATA存储设备、时间信息获取模块及多个串行总线收发器；

所述时间信息获取模块用于将GPS信号及秒脉冲发送至FPGA芯片；

所述FPGA芯片中包含与串行总线收发器一一对应的串行总线控制器；所述FPGA芯片用于通过各串行总线控制器控制对应的串行总线收发器，对各串行总线收发器进行监听操作，得到串行总线数据；并通过IP软核从时间信息获取模块接收GPS信号，从中提取时间信息，并且用时间信息获取模块所输出的秒脉冲细分时间，使得时间精确度不小于0.01ms，并将细分后的时间存入寄存器内；然后将串行总线数据，和时间信息组合成为FPGA芯片的带时间戳的内部帧格式后放入缓冲器中等待ARM处理器进行读取；

所述ARM处理器用于读取FPGA芯片内缓冲器中的数据帧后，将数据帧加上ARM设备码，存入SATA存储设备中。

优选地，所述时间信息获取模块为GPS或北斗2信号接收模块。

优选地，所述多个串行总线收发器包括4路1553B双冗余控制器和4路CAN2.0控制器。

优选地，所述缓冲器为BAR空间，所述ARM处理器通过PCIE访问FPGA芯片内的BAR空间，将数据帧顺序读出，缓冲进SDRAM内，然后转移至SATA存储设备中。

优选地，所述ARM处理器通过1000BASE-T连接外部上位机，以输出采集的数据帧。

本发明还提供了一种利用所述的系统进行多通道串行总线高速数据采集处理的方法，包括以下步骤：

所述时间信息获取模块将GPS信号及秒脉冲发送至FPGA芯片；

所述FPGA芯片通过各串行总线控制器控制对应的串行总线收发器，对各串行总线收发器进行监听操作，得到串行总线数据；并通过IP软核从时间信息获取模块接收GPS信号，从中提取时间信息，并且用时间信息获取模块所输出的秒脉冲细分时间，使得时间精确度不小于0.01ms，并将细分后的时间存入寄存器内；并将串行总线数据，和时间信息组合成为FPGA芯片的带时间戳的内部帧格式后放入缓冲器中等待ARM处理器进行读取；

所述ARM处理器读取FPGA芯片内缓冲器中的数据帧后，将数据加上ARM设备码，存入SATA存储设备中。

(三)有益效果