[发明专利]半导体器件和半导体封装件

权利要求书

1.一种半导体器件，其特征在于，包括：

增强型的第一p沟道型MISFET；

增强型的第二p沟道型MISFET；和

半导体层，其具有：与所述第一p沟道型MISFET和所述第二p沟道型MISFET共用的p型漏极区域；所述第一p沟道型MISFET用的第一有源区域；和与所述第一有源区域相邻配置的所述第二p沟道型MISFET用的第二有源区域，

所述第一p沟道型MISFET包括：形成在所述半导体层的正面部的第一n型基体区域；形成在所述第一n型基体区域的正面部的第一p型源极区域；从所述半导体层的正面贯通所述第一p型源极区域和所述第一n型基体区域的第一栅极沟槽；埋入于所述第一栅极沟槽中的第一栅极电极；和与所述第一p型源极区域连接的第一源极电极，

所述第二p沟道型MISFET包括：形成在所述半导体层的正面部的第二n型基体区域；形成在所述第二n型基体区域的正面部的第二p型源极区域；从所述半导体层的正面贯通所述第二p型源极区域和所述第二n型基体区域的第二栅极沟槽；埋入于所述第二栅极沟槽中的第二栅极电极；和与所述第一源极电极分开配置且与所述第二p型源极区域连接的第二源极电极，

所述半导体器件还包括：

形成在所述第一栅极沟槽与所述第二栅极沟槽之间，将所述第一栅极沟槽与所述第二栅极沟槽公共地连接的第三栅极沟槽；

埋入于所述第三栅极沟槽中且与所述第一栅极电极和所述第二栅极电极公共地连接的第三栅极电极；

形成在所述第一栅极沟槽与所述第三栅极沟槽之间和所述第二栅极沟槽与所述第三栅极沟槽之间的至少一者的第三n型基体区域；和

形成在所述半导体层的背面且与所述p型漏极区域连接的漏极电极，

所述第三n型基体区域，以所述第三n型基体区域从所述半导体层的正面露出的方式，在所述第三栅极沟槽的深度方向上，在从所述第三栅极沟槽的底部到所述半导体层的正面之间在所述第三栅极沟槽的内面露出，

在所述第三栅极电极与所述第三n型基体区域之间夹着栅极绝缘膜，

所述第三栅极电极，在所述第三栅极沟槽的深度方向上，在从所述第三栅极沟槽的底部到所述半导体层的正面之间隔着所述栅极绝缘膜与第三n型基体区域相对。

2.如权利要求1所述的半导体器件，其特征在于：

所述第一有源区域与所述第二有源区域之间的区域中的比所述半导体层的正面部靠所述半导体层的背面侧的区域，是所述共用的p型漏极区域。

3.如权利要求1或2所述的半导体器件，其特征在于：

还包括栅极配线，所述栅极配线包括：一个栅极焊盘；和与所述栅极焊盘连接的包围所述第一有源区域、所述第二有源区域和所述第三栅极电极的栅极支线，

所述第一源极电极和所述第二源极电极配置在由所述栅极支线彼此分开的区域内。

4.如权利要求1或2所述的半导体器件，其特征在于，包括：

由所述第一p沟道型MISFET的多个第一单元构成的直线状的第一单元串；和

由所述第二p沟道型MISFET的多个第二单元构成的直线状的第二单元串，

所述第一单元串和所述第二单元串相互隔开间隔地交替配置，

所述第一源极电极在所述第一单元串和所述第二单元串的一端侧具有基端部，且形成为在各所述第一单元上具有齿部的梳齿状，

所述第二源极电极在所述第一单元串和所述第二单元串的另一端侧具有基端部，且形成为在各所述第二单元上具有齿部且与所述梳齿状的所述第一源极电极隔开间隔地啮合的梳齿状。

5.如权利要求1或2所述的半导体器件，其特征在于：

所述第一p沟道型MISFET的多个第一单元和所述第二p沟道型MISFET的多个第二单元整体排列成矩阵状，

所述多个第一单元和所述多个第二单元在行方向和列方向的各方向上交替配置。

6.一种半导体封装件，其特征在于，包括：

权利要求1所述的半导体器件；和

将所述半导体器件的全部或一部分密封的密封树脂。