[发明专利]移位寄存器单元及驱动方法、栅极驱动电路以及显示装置

权利要求书

1.一种移位寄存器单元，包括：输入电路，第一上拉点，第二上拉点，时序控制电路，第一输出电路，第二输出电路，下拉控制电路，第一下拉电路，以及第二下拉电路；

所述输入电路与所述第一上拉点耦接，并且被配置为基于输入端的电压，控制所述第一上拉点的电压；

所述时序控制电路与所述第一上拉点和所述第二上拉点耦接，并且被配置为基于所述第一上拉点的电压，控制所述第二上拉点的电压；

所述第一输出电路与所述第一上拉点耦接，并且被配置为基于所述第一上拉点的电压，控制第一输出端的电压；

所述第二输出电路与所述第二上拉点耦接，并且被配置为基于所述第二上拉点的电压，控制第二输出端的电压；

所述下拉控制电路经由下拉点与所述第一下拉电路和所述第二下拉电路耦接，并且被配置为基于所述输入端的电压，控制所述下拉点的电压；

所述第一下拉电路与所述第一上拉点耦接，并且被配置为基于所述下拉点的电压，控制所述第一上拉点的电压；

所述第二下拉电路与所述第二上拉点耦接，并且被配置为基于所述下拉点的电压，控制所述第二上拉点的电压；

其中，

所述下拉控制电路包括：第五晶体管，第六晶体管，第七晶体管和第八晶体管；

所述第五晶体管的控制极和第一极与第一电压端耦接，第二极与所述第六晶体管的第一极耦接；

所述第六晶体管的控制极与所述输入端耦接，第一极与所述第七晶体管的控制极耦接，第二极与第二电压端耦接；

所述第七晶体管的控制极与所述第五晶体管的第二极耦接，第一极与下拉控制信号端耦接，第二极与所述第八晶体管的第一极耦接；

所述第八晶体管的控制极与所述输入端耦接，第一极与所述下拉点耦接，第二极与所述第二电压端耦接。

2.根据权利要求1所述的移位寄存器单元，还包括：第三上拉点，以及第三输出电路；

所述第三上拉点与所述第一上拉点和所述第二上拉点中的一个耦接；

所述第三输出电路与所述第三上拉点耦接，并且被配置为基于所述第三上拉点的电压，控制第三输出端的电压。

3.根据权利要求1-2中任一项所述的移位寄存器单元，其中，所述时序控制电路包括：第一晶体管；所述第一晶体管的控制极与所述第一上拉点耦接，所述第一晶体管的第一极与时序控制信号端耦接，所述第一晶体管的第二极与所述第二上拉点耦接。

4.根据权利要求1-2中任一项所述的移位寄存器单元，

其中，所述第一输出电路包括：第二晶体管，第一电容；

所述第二晶体管的控制极与所述第一上拉点耦接，所述第二晶体管的第一极与第一时钟信号端耦接，所述第二晶体管的第二极与所述第一输出端耦接；

所述第一电容与所述第二晶体管的控制极和第二极耦接；

其中，所述第二输出电路包括：第三晶体管，第二电容；

所述第三晶体管的控制极与所述第二上拉点耦接，所述第三晶体管的第一极与第二时钟信号端耦接，所述第三晶体管的第二极与所述第二输出端耦接；

所述第二电容与所述第三晶体管的控制极和第二极耦接。

5.根据权利要求1-2中任一项所述的移位寄存器单元，其中，所述输入电路包括：第四晶体管；

所述第四晶体管的控制极与所述输入端耦接，所述第四晶体管的第一极与第一电压端耦接，所述第四晶体管的第二极与所述第一上拉点耦接。

6.根据权利要求1-2中任一项所述的移位寄存器单元，

其中，所述第一下拉电路包括：第九晶体管；

所述第九晶体管的控制极与所述下拉点耦接，第一极与所述第一上拉点耦接，第二极与第二电压端耦接；

其中，所述第二下拉电路包括：第十晶体管；

所述第十晶体管的控制极与所述下拉点耦接，第一极与所述第二上拉点耦接，第二极与第二电压端耦接。