[发明专利]移位寄存器单元及驱动方法、栅极驱动电路以及显示装置

说明书

本发明的实施例提供移位寄存器单元及驱动方法、栅极驱动电路以及显示装置。移位寄存器单元包括：输入电路，第一上拉点，第二上拉点，时序控制电路，第一输出电路，第二输出电路，下拉控制电路，第一下拉电路，以及第二下拉电路。输入电路控制第一上拉点的电压。时序控制电路与第一上拉点和第二上拉点耦接，并且被配置为基于第一上拉点的电压，控制第二上拉点的电压。第一输出电路控制第一输出端的电压。第二输出电路控制第二输出端的电压。下拉控制电路控制下拉点的电压。第一下拉电路控制第一上拉点的电压。第二下拉电路控制第二上拉点的电压。移位寄存器单元可以输出多级的栅极驱动信号，并且，能够调整栅极驱动信号之间的时序关系。

技术领域

本发明涉及显示技术，尤其涉及移位寄存器单元及驱动方法、栅极驱动电路以及显示装置。

背景技术

在显示面板上，为了实现更窄的边框。栅极驱动电路采用GOA(Gate on Array)技术。栅极驱动电路直接集成在阵列基板上，取代独立设置的栅极驱动芯片。

这样的栅极驱动电路包括多级的移位寄存器单元(GOA单元)。通常，每一级的GOA单元对于一级像素单元输出栅极驱动信号，因此，栅极驱动电路的结构仍然较为复杂，占用空间较多。

为了进一步优化边框的空间，能够为多级像素单元输出栅极驱动信号的GOA单元显得尤为重要。

发明内容

本发明的实施例提供移位寄存器单元及驱动方法、栅极驱动电路以及显示装置。

本发明的第一个方面提供了一种移位寄存器单元。移位寄存器单元包括：输入电路，第一上拉点，第二上拉点，时序控制电路，第一输出电路，第二输出电路，下拉控制电路，第一下拉电路，以及第二下拉电路。输入电路与第一上拉点耦接，并且被配置为基于输入端的电压，控制第一上拉点的电压。时序控制电路与第一上拉点和第二上拉点耦接，并且被配置为基于第一上拉点的电压，控制第二上拉点的电压。第一输出电路与第一上拉点耦接，并且被配置为基于第一上拉点的电压，控制第一输出端的电压。第二输出电路与第二上拉点耦接，并且被配置为基于第二上拉点的电压，控制第二输出端的电压。下拉控制电路经由下拉点与第一下拉电路和第二下拉电路耦接，并且被配置为基于输入端的电压，控制下拉点的电压。第一下拉电路与第一上拉点耦接，并且被配置为基于下拉点的电压，控制第一上拉点的电压。第二下拉电路与第二上拉点耦接，并且被配置为基于下拉点的电压，控制第二上拉点的电压。

在本发明的实施例中，移位寄存器单元还包括：第三上拉点，以及第三输出电路。第三上拉点与第一上拉点和第二上拉点中的一个耦接。第三输出电路与第三上拉点耦接，并且被配置为基于第三上拉点的电压，控制第三输出端的电压。

在本发明的实施例中，时序控制电路包括：第一晶体管。第一晶体管的控制极与第一上拉点耦接，第一晶体管的第一极与时序控制信号端耦接，第一晶体管的第二极与第二上拉点耦接。

在本发明的实施例中，第一输出电路包括：第二晶体管、第一电容。第二晶体管的控制极与第一上拉点耦接，第二晶体管的第一极与第一时钟信号端耦接，第二晶体管的第二极与第一输出端耦接。第一电容与第二晶体管的控制极和第二极耦接。第二输出电路包括：第三晶体管、第二电容。第三晶体管的控制极与第二上拉点耦接，第三晶体管的第一极与第二时钟信号端耦接，第三晶体管的第二极与第二输出端耦接。第二电容与第三晶体管的控制极和第二极耦接。

在本发明的实施例中，输入电路包括：第四晶体管。第四晶体管的控制极与输入端耦接，第四晶体管的第一极与第一电压端耦接，第四晶体管的第二极与第一上拉点耦接。