[发明专利]半导体装置

说明书

本发明提供一种能够抑制保护膜的残渣的产生的半导体装置。半导体装置包含半导体基板；导电膜，覆盖半导体基板的表面，且在表面具有相互平行地配置的多个凹部；以及保护膜，以在具备相对于多个凹部形成大于0°且小于90°的角度的边的开口部使导电膜部分露出的方式覆盖导电膜的表面。

技术领域

本发明涉及半导体装置。

背景技术

在构成功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)等功率半导体的半导体装置中，在半导体装置的最表面设置有由聚酰亚胺等绝缘体构成的保护膜。

作为与以保护膜发挥功能的聚酰亚胺膜的图案化相关的技术，例如在专利文献1中记载有具有如下工序的聚酰亚胺膜的图案化方法：在基板上形成聚酰亚胺膜的工序；将抗蚀剂膜形成于聚酰亚胺膜上的工序；在对抗蚀剂膜进行曝光后，使用显影液使抗蚀剂膜显影来形成抗蚀剂图案的工序；以及将抗蚀剂图案作为掩模并利用抗蚀剂膜的显影液对聚酰亚胺膜进行蚀刻的工序。

在专利文献2中，记载有在通过显影以及蚀刻对聚酰亚胺前驱体树脂和正性抗蚀剂进行了图案加工之后，在剩余有正性抗蚀剂的状态下通过热处理使聚酰亚胺前驱体树脂固化，之后，通过将正性抗蚀剂作为掩模来使用的干式蚀刻除去正性抗蚀剂和聚酰亚胺的蚀刻残渣的半导体装置的制造方法。

专利文献1：日本特开平9－129589号公报

专利文献2：日本特开平9－17777号公报

功率MOSFET、IGBT等功率半导体包含如下部件而构成：在半导体基板的表面相互平行地配置的延伸成直线状的多个栅极；导电膜，以埋设多个栅极的方式覆盖半导体基板的表面；以及保护膜，具有使导电膜局分露出的开口部的由聚酰亚胺等绝缘体构成。在这样的半导体装置中，通过设置在半导体基板的表面相互平行地配置的延伸成直线状的多个栅极而在半导体基板上产生凹凸，由于该凹凸而在导电膜的表面形成沿着多个栅极延伸的方向延伸成直线状的多个凹部(槽)。保护膜通过在具有该多个凹部(槽)的导电膜的表面涂覆聚酰亚胺等树脂而成膜，之后，使用光刻技术在保护膜形成开口部。该开口部通过在保护膜的表面形成与开口部相应的图案的抗蚀掩模，并经由该抗蚀掩模对保护膜进行蚀刻而形成。此外，作为保护膜的腐蚀剂能够使用抗蚀掩模的显影液。保护膜的开口部的典型的形状是包含与多个栅极延伸的方向，即，形成于导电膜的表面的多个凹部延伸的方向平行的边的正方形或者长方形。

然而，本发明者发现在这样结构的半导体装置中，在保护膜的热固化处理完成后的阶段，在保护膜的开口部露出的导电膜的表面残留呈带状的保护膜的残渣。有在保护膜的开口部露出的导电膜的表面焊接导线的情况，若在导电膜的表面附着有保护膜的残渣，则存在产生导线的焊接不良的可能性。另外，有在导电膜的表面形成外部连接端子的情况，若在导电膜的表面附着有保护膜的残渣，则存在产生导电膜与外部连接端子的连接不良的可能性。

发明内容

本发明是鉴于上述的点而完成的，目的在于提供一种能够抑制保护膜的残渣的产生的半导体装置。

本发明的半导体装置包含：半导体基板；导电膜，覆盖上述半导体基板的表面且在表面具有相互平行地配置的直线状的多个凹部；以及保护膜，覆盖上述导电膜的表面，具备与上述多个凹部形成大于0°且小于90°的角度的边并且具有使上述导电膜局分露出的开口部。

本发明的另一半导体装置包含：半导体基板；导电膜，覆盖上述半导体基板的表面且在表面具有相互平行地配置的直线状的多个凹部；以及保护膜，覆盖上述导电膜的表面且具有开口部，上述开口部具备蜿蜒成与上述多个凹部的至少一个重复交叉并且沿着上述多个凹部的边。

根据本发明，能够抑制保护膜的残渣的产生。

附图说明