[发明专利]半导体存储器及其电容轮廓形成方法在审
申请号: | 201710919718.4 | 申请日: | 2017-09-30 |
公开(公告)号: | CN107689362A | 公开(公告)日: | 2018-02-13 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L23/64 | 分类号: | H01L23/64 |
代理公司: | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 及其 电容 轮廓 形成 方法 | ||
1.一种半导体存储器的电容轮廓形成方法,其特征在于,包括:
提供一基底,在所述基底上依次形成第一暂时介质层与第二暂时介质层;
进行图案处理,以形成多个电容图案孔在所述第二暂时介质层中,所述电容图案孔暴露出所述第一暂时介质层;以及
通过对准所述电容图案孔进行等离子体干法刻蚀,以形成多个电容轮廓孔在所述第一暂时介质层中,所述电容轮廓孔暴露出所述基底,对所述第一暂时介质层进行等离子体干法刻蚀的过程中施加射频脉冲信号,所述射频脉冲信号具有交替发生的脉冲开时段与脉冲关时段,在所述脉冲关时段所述等离子体干法刻蚀的至少部分反应物被带离反应处,使得形成的所述电容轮廓孔的侧壁具有不同的斜度,其中,暴露所述第二暂时介质层的侧壁具有第一斜度,暴露所述第一暂时介质层的侧壁具有第二斜度,所述第二斜度小于所述第一斜度,所述电容图案孔和所述电容轮廓孔组合为半导体存储器的电容下电极层的形成轮廓。
2.如权利要求1所述的半导体存储器的电容轮廓形成方法,其特征在于,对所述第一暂时介质层进行两次等离子体干法刻蚀,第二次等离子体干法刻蚀的射频脉冲信号的频率大于第一次等离子体干法刻蚀的射频脉冲信号的频率。
3.如权利要求2所述的半导体存储器的电容轮廓形成方法,其特征在于,所述第一暂时介质层为硼磷氧化层,所述第一次等离子体干法刻蚀与第二次等离子体干法刻蚀采用的刻蚀气体均包括氟基气体与氧气。
4.如权利要求3所述的半导体存储器的电容轮廓形成方法,其特征在于,所述第一次等离子体干法刻蚀中,所述氟基气体包含C4F6、C4F8以及NF3,所述射频脉冲信号的占空比为75%~80%;所述第二次等离子体干法刻蚀中,所述氟基气体包含CHxFy以及NF3,所述射频脉冲信号的占空比为80%~95%,其中,x、y为正整数。
5.如权利要求4所述的半导体存储器的电容轮廓形成方法,其特征在于,所述CHxFy选自于由CH2F2、CHF3和CH3F所构成群组的其中之一。
6.如权利要求1所述的半导体存储器的电容轮廓形成方法,其特征在于,还包括:
在形成所述第一暂时介质层之前,形成底层支撑层层在所述基底上;
在形成所述第二暂时介质层之前,形成中间支撑层在所述第一暂时介质层上;
在形成所述第二暂时介质层之后,形成顶层支撑层在所述第二暂时介质层上;
在形成所述顶层支撑层之后,形成掩膜层在所述顶层支撑层上。
7.如权利要求6所述的半导体存储器的电容轮廓形成方法,其特征在于,对所述第二暂时介质层进行图案处理以形成多个所述电容图案孔的步骤包括:
形成图案化光刻胶层在所述掩膜层上;
以所述图案化光刻胶层为掩膜进行刻蚀,以形成多个凹槽在所述掩膜层内;以及
通过对准所述凹槽进行刻蚀,以形成多个所述电容图案孔在所述第二暂时介质层中。
8.如权利要求7所述的半导体存储器的电容轮廓形成方法,其特征在于,所述掩膜层为多晶硅层,对所述掩膜层进行刻蚀时,采用的刻蚀气体包括HBr、NF3、CF4以及O2。
9.如权利要求7所述的半导体存储器的电容轮廓形成方法,其特征在于,对所述顶层支撑层、第二介质层、中间支撑层以及底层支撑层进行刻蚀时,采用的刻蚀气体均包括氟基气体以及氧气。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710919718.4/1.html,转载请声明来源钻瓜专利网。