[发明专利]半导体存储器及其电容轮廓形成方法

说明书

技术领域

本发明涉及半导体技术领域，具体涉及一种半导体存储器及其电容轮廓形成方法。

背景技术

电容器作为集成电路中的必要元件之一，在电路中具有电压调整、滤波等功能，广泛用于集成电路中。

水平电容器通常由两片极板以及夹在两片极板之间的介电材料组成。电容器的电容与极板面积以及介电材料的介电常数(k)成正比，并且电容器的电容与介电材料的厚度成反比。与增大面积相关联的问题在于，在晶圆或基板上需要较大的实体区域，即占用更大的芯片面积。

垂直电容器是在基底中形成深槽，利用深槽的侧壁提供主要的极板面积，以此减少电容器在芯片表面的占用面积，同时仍然可以获得较大的电容。

但是，随着器件尺寸的不断减小，沟槽的深度增大的同时，还需要开口尺寸(深槽开口的孔径)减小，这就大幅度增大了沟槽的深宽比(定义为深度/开口尺寸)，在刻蚀基底形成深槽时，由于深槽的深宽比增加，其侧壁易遭受较强烈的等离子体碰撞导致过刻蚀轮廓，并且底部由于反应物的堆积会导致刻蚀缓慢，造成深槽底部的孔径较小，在深槽中形成的上电极板与下电极板容易相互连接，导致电容器发生短路现象。

发明内容

本发明的目的在于提供一种半导体存储器及其电容轮廓形成方法，使电容器轮廓较垂直化，能够减小短路现象的发生，提高半导体存储器的性能。

为实现上述目的，本发明提供一种半导体存储器的电容轮廓形成方法，包括：

提供一基底，在所述基底上依次形成第一暂时介质层与第二暂时介质层；

进行图案处理，以形成多个电容图案孔在所述第二暂时介质层中，所述电容图案孔暴露出所述第一暂时介质层；以及

通过对准所述电容图案孔进行等离子体干法刻蚀，以形成多个电容轮廓孔在所述第一暂时介质层中，所述电容轮廓孔暴露出所述基底，对所述第一暂时介质层进行等离子体干法刻蚀的过程中施加射频脉冲信号，所述射频脉冲信号具有交替发生的脉冲开时段与脉冲关时段，在所述脉冲关时段所述等离子体干法刻蚀的至少部分反应物被带离反应处，使得形成的所述电容轮廓孔的侧壁具有不同的斜度，其中，暴露所述第二暂时介质层的侧壁具有第一斜度，暴露所述第一暂时介质层的侧壁具有第二斜度，所述第二斜度小于所述第一斜度，所述电容图案孔和所述电容轮廓孔组合为半导体存储器的电容下电极层的形成轮廓。

可选的，对所述第一暂时介质层进行两次等离子体干法刻蚀，第二次等离子体干法刻蚀的射频脉冲信号的频率大于第一次等离子体干法刻蚀的射频脉冲信号的频率。

可选的，所述第一暂时介质层为硼磷氧化层，所述第一次等离子体干法刻蚀与第二次等离子体干法刻蚀采用的刻蚀气体均包括氟基气体与氧气。

可选的，所述第一次等离子体干法刻蚀中，所述氟基气体包含C₄F₆、C₄F₈以及NF₃，所述射频脉冲信号的占空比为75％～80％；所述第二次等离子体干法刻蚀中，所述氟基气体包含CH_xF_y以及NF₃，所述射频脉冲信号的占空比为80％～95％，其中，x、y为正整数。

可选的，所述CH_xF_y选自于由CH₂F₂、CHF₃和CH₃F所构成群组的其中之一。

可选的，还包括：

在形成所述第一暂时介质层之前，形成底层支撑层在所述基底上；

在形成所述第二暂时介质层之前，形成中间支撑层在所述第一暂时介质层上；

在形成所述第二暂时介质层之后，形成顶层支撑层在所述第二暂时介质层上；

在形成所述顶层支撑层之后，形成掩膜层在所述顶层支撑层上。

可选的，对所述第二暂时介质层进行图案处理以形成多个所述电容图案孔的步骤包括：

形成图案化光刻胶层在所述掩膜层上；

以所述图案化光刻胶层为掩膜进行刻蚀，以形成多个凹槽在所述掩膜层内；以及

通过对准所述凹槽进行刻蚀，以形成多个所述电容图案孔在所述第二暂时介质层中。

可选的，所述掩膜层为多晶硅层，对所述掩膜层进行刻蚀时，采用的刻蚀气体包括HBr、NF₃、CF₄以及O₂。