[发明专利]半导体装置及其制造方法有效
申请号: | 201710924295.5 | 申请日: | 2017-09-30 |
公开(公告)号: | CN109148460B | 公开(公告)日: | 2023-09-19 |
发明(设计)人: | 李南宰 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H10B41/20 | 分类号: | H10B41/20;H10B43/20;H01L23/538;H01L21/768 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 金玲 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
1.一种半导体装置,该半导体装置包括:
接触栓塞,其排列在第一方向及与上述第一方向交叉的第二方向上;
配线,其与上述接触栓塞电连接,并向上述第一方向扩张;
连接图案,其与上述配线的上表面相接,并向上述第二方向扩张,并且在上述第一方向上彼此分开;
气隙,其位于相邻的接触栓塞之间,并向相邻的配线之间扩张;及
覆盖膜,其位于上述配线及上述连接图案上,以规定上述气隙,
上述气隙的上部面的高度低于上述连接图案的上部面的高度。
2.根据权利要求1所述的半导体装置,其中,
上述气隙中的与上述连接图案非重叠的区域向上述覆盖膜的内部扩张。
3.根据权利要求1所述的半导体装置,其中,
上述气隙包括与上述连接图案重叠的区域及与上述连接图案非重叠的区域,上述非重叠的区域的上部面的高度高于上述重叠的区域的上部面的高度。
4.根据权利要求1所述的半导体装置,其中,
上述气隙中的与上述连接图案非重叠的区域的上部面低于上述连接图案的上部面且高于上述连接图案的下部面。
5.根据权利要求1所述的半导体装置,其中,
上述气隙中的与上述连接图案非重叠的区域向上述覆盖膜的内部扩张,且包围与上述连接图案非重叠的配线的上部面。
6.根据权利要求1所述的半导体装置,其中,
上述覆盖膜包括:
覆盖上述连接图案的第一部分;及
填充上述连接图案之间的空间的第二部分,
上述第二部分的底面包括位于相邻的配线之间的槽。
7.根据权利要求1所述的半导体装置,其中,
上述连接图案包括氮掺杂碳化硅。
8.根据权利要求1所述的半导体装置,其中,
上述覆盖膜包括氮掺杂碳化硅。
9.根据权利要求1所述的半导体装置,其中,
该半导体装置还包括:
层叠物,其位于上述接触栓塞的下部,并包括交替地层叠的导电膜及绝缘膜;
沟道膜,其贯穿上述层叠物;及
焊盘,其分别将上述沟道膜和上述接触栓塞电连接。
10.根据权利要求9所述的半导体装置,其中,
上述气隙向上述焊盘之间扩张。
11.根据权利要求1所述的半导体装置,其中,
上述配线为位线。
12.根据权利要求1所述的半导体装置,其中,
各个上述连接图案具备比上述配线更宽的宽度。
13.根据权利要求1所述的半导体装置,其中,
各个上述连接图案至少与两个上述配线重叠。
14.一种半导体装置,该半导体装置包括:
配线,其向第一方向扩张;
第一气隙,其被规定在上述配线之间的空间内;
第二气隙,其位于上述配线及上述第一气隙的下部,并与上述第一气隙直接连接;
接触栓塞,其贯穿上述第二气隙而与上述配线电连接;
连接图案,其与上述配线的上表面相接,并向与上述第一方向交叉的第二方向扩张,并且在上述第一方向上彼此分开;及
覆盖膜,其覆盖上述配线及上述连接图案,
上述第一气隙各自的上部面的高度低于上述连接图案的上部面的高度。
15.根据权利要求14所述的半导体装置,其中,
由上述连接图案及上述覆盖膜来规定上述第一气隙的上部面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710924295.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:3D存储器件及其制造方法
- 下一篇:3D存储器件及其制造方法