[发明专利]半导体装置及其制造方法

说明书

本发明涉及半导体装置及其制造方法。半导体装置包括：接触栓塞；配线，其与上述接触栓塞电连接；连接图案，其位于上述配线的上部；气隙，其位于相邻的接触栓塞之间，并向相邻的配线之间扩张；及覆盖膜，其位于上述配线及上述连接图案上，以规定上述气隙。

技术领域

本发明涉及电子装置，更具体地涉及半导体装置及其制造方法。

背景技术

非易失性存储器元件是即便切断了电源供给，也仍然能够保持所存储的数据的存储器元件。最近，随着在基板上以单层形成存储单元的二维非易失性存储器元件的集成度提升到极限，提出了在基板上垂直地层叠存储单元的三维非易失性存储器元件。

三维非易失性存储器元件包括交替地层叠的层间绝缘膜及栅电极、贯穿它们的沟道膜，沿着沟道膜而层叠存储单元。为了提高具备这样的三维结构的非易失性存储器元件的工作可靠性，研发出各种结构及制造方法。

发明内容

本发明的一实施例提供制造工序容易且具备稳定的结构及改善的特性的半导体装置及其制造方法。

本发明的一实施例的半导体装置包括：接触栓塞(Contact plug)；配线，其与上述接触栓塞电连接；连接图案，其位于上述配线的上部；气隙，其位于相邻的接触栓塞之间，并向相邻的配线之间扩张；及覆盖膜，其位于上述配线及上述连接图案上，以规定上述气隙。

本发明的一实施例的半导体装置包括：配线；第一气隙，其被规定在上述配线之间的空间；第二气隙，其位于上述配线及上述第一气隙的下部，并与上述第一气隙直接连接；及接触栓塞，其贯穿上述第二气隙而与上述配线电连接。

本发明的一实施例的半导体装置的制造方法包括：形成第一牺牲膜的步骤，其中该第一牺牲膜包括接触栓塞；形成第二牺牲膜的步骤，其中该第二牺牲膜包括与上述接触栓塞连接的配线；在上述第二牺牲膜上形成连接图案的步骤；去除在上述连接图案之间露出的上述第一牺牲膜及上述第二牺牲膜的步骤；及在上述配线及上述连接图案上形成覆盖膜，以规定气隙的步骤，其中该气隙位于相邻的接触栓塞之间并向相邻的配线之间扩张。

可提供具备稳定的结构且提高可靠性的半导体装置。另外，在制造半导体装置时，能够降低工序的难度，简化步骤，减少费用。

附图说明

图1a至图1e是用于说明本发明的一实施例的半导体装置的结构的图。

图2是示出适用本发明的一实施例的气隙的半导体装置的结构的截面图。

图3a至图5a、图3b至图5b、图5c、图5d、图6及图7是用于说明本发明的一实施例的半导体装置的制造方法的图。

图8及图9是示出本发明的一实施例的存储器系统的结构的框图。

图10及图11是示出本发明的一实施例的计算机系统的结构的框图。

附图标记说明

11：接触栓塞           12：配线

13：连接图案           14：覆盖膜

17：气隙               21：导电膜

22：绝缘膜             23：存储器膜

24：沟道膜             25：填隙绝缘膜

27：层间绝缘膜         31：第一物质膜

32：第二物质膜         33：存储器膜

34：沟道膜             35：填隙绝缘膜

37：层间绝缘膜         41：接触栓塞