[发明专利]一种提高Trim效率的方法在审
| 申请号： | 201710933432.1 | 申请日： | 2017-10-10 |
| 公开（公告）号： | CN109660244A | 公开（公告）日： | 2019-04-19 |
| 发明（设计）人： | 游云辉;邓桃霞;朱辰旭 | 申请（专利权）人： | 上海御渡半导体科技有限公司 |
| 主分类号： | H03K19/003 | 分类号： | H03K19/003 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 201306 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 校验 电路 逻辑循环 芯片 外部设备 读写寄存器 并行测试 测试单元 读写操作 连续测量 内部电路 循环电路 有效波形 输出端 读写 解析 测量 外部 统一 | ||
1.一种提高Trim效率的方法，其特征在于，包括：
+1逻辑循环电路，所述逻辑循环电路设置在所述芯片Trim的核心位置，采用内部的循环电路，实现校验值的自动读写，在统一测量后再确定校验值。
2.根据权利要求1所述的方法，所述+1逻辑循环电路，其特征在于，包括：消抖电路，分频电路，Trim电路，Choose单元；采用内部循环寄存器的方法，只增加较小的逻辑电路，来解决并行测试效率，降低校验时间。
3.根据权利要求2所述的方法，其特征在于，所述消抖电路，将输入的复位信号rst输出到片选电路(Choose)中，并将所需要的修调数据在复位和时钟信号的控制下转换成串行数据DIO以及片选信号CS。
4.根据权利要求2所述方法，其特征在于，所述分频电路，产生修调电路所需时钟SCLK。
5.根据权利要求2所述方法，其特征在于，所述Trim电路，输入端输入串行数据DIO，片选信号CS及时钟SCLK，其输出端输出修调数据。
6.根据权利要求2所述方法，其特征在于，所述Trim电路，采用内部循环寄存器的方法，只增加较小的逻辑电路，来解决并行测试效率，降低校验时间。
7.根据权利要求2所述方法，其特征在于，所述Choose单元，将修调数据统一测量后，再确定校验值。
8.根据权利要求2所述方法，其特征在于，所述Choose单元，输出端输出一组信号；
测试单元，所述测试单元，利用修调电路进行调节后，使电路参数更接近预设值，从而符合设计要求；
输出端，所述输出端，输出芯片Trim后的数据。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海御渡半导体科技有限公司，未经上海御渡半导体科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710933432.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：用于生成随机信号的设备
- 下一篇：输入缓冲器及其噪声消除方法
