[发明专利]一种提高Trim效率的方法

说明书

本发明提供一种提高Trim效率的方法，包括：待Trim芯片；+1逻辑循环电路，测试单元，输出端；所述+1逻辑循环电路可直接修调芯片，为Trim电路的核心，采用内部的循环电路，实现校验值的自动读写；直接进行内部电路解析，在统一测量后，再确定校验值，最后得到有效波形。从芯片多点校验来说节省了大量的外部读写操作。与现有技术相比，本发明具有以下优点：1）不需要外部设备多次的读写寄存器，节省Trim的步骤和费用。2）解决并行测试效率，降低校验时间。3）可连续测量。

技术领域

本发明涉及一种数据Trim的方法，特别涉及一种提高芯片Trim效率的方法。

背景技术

在芯片生产制造过程中，受到工艺偏差、电路失配以及芯片生产批次不同等各种因素的影响，会造成实际的芯片相关参数与设计仿真的期望值产生较大偏差。

这给对参数要求较高的模拟电路设计制造了很大的困难。因此，设计者在设计电路之初，会在芯片中加入修调电路。当芯片进行Trim时，采用逐次逼近算法的每次计算需要重新设置，测量然后再检验。现有技术校准需要外部设备多次的读写寄存器，并单独测量，使得Trim效率差，微调时间长，成本高。

发明内容

针对现有技术中的缺陷，本发明目的在于提供一种解决上述技术问题的方法。

为解决上述技术问题，本发明提供一种方法，包括：待Trim芯片；+1逻辑循环电路，测试单元，输出端；+1逻辑循环电路，所述Trim流程的外部电路的核心；所述循环电路，包括：消抖电路，分频电路，Trim电路，Choose单元；采用内部的循环电路，实现校验值的自动读写，在统一测量后再确定校验值。

优先地，所述消抖电路，为Trim电路输入端，将输入的复位信号rst输出到片选电路(Choose)中，并将所需要的修调数据在复位和时钟信号的控制下转换成串行数据DIO以及片选信号CS；

优先地，所述分频电路，为Trim电路输入端，产生修调电路所需时钟SCLK；

优先地，所述Trim电路，输入端输入串行数据DIO，片选信号CS及时钟SCLK，其输出端输出修调数据，解决并行测试效率，降低校验时间；

优先地，所述Choose单元，输入端与Trim电路相连，将修调数据统一测量后，再确定校验值；

优先地，所述Choose单元，输出端输出一组信号；

与现有技术相比，本发明具有以下优点：

1）不需要外部设备多次的读写寄存器，节省Trim的步骤和费用；2）解决并行测试效率，降低校验时间；3）可连续测量。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征目的和优点将会变得更明显。

图1为本发明方法中+1逻辑循环电路的流程示意图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。

如图1所示，本发明主要依据+1逻辑循环电路对芯片修调采用内部的循环电路，实现校验值的自动读写，在统一测量后再确定校验值。将所涉及的修调电路设置在接收模块中，在发送模块中添加了测试激励提供模块，将所需要的Trim数据在复位时钟信号的控制下转换成串行数据DIO、片选信号CS以及修调电路所需时钟SCLK。时钟信号采用开发板上的晶振，接收模块与发送模块的行为级Trim电路，其中，消抖电路将输入的复位信号 rst 输出到片选电路 ( Choose) 中。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。