[发明专利]逻辑单元结构和方法

说明书

半导体结构包括半导体衬底；设置在半导体衬底上的场效应器件，其中场效应器件包括具有在第一方向上定向的细长形状的栅极；设置在栅极上方的第一金属层；设置在第一金属层上方的第二金属层；以及设置在第二金属层上方的第三金属层。第一金属层包括在垂直于第一方向的第二方向上定向的多条第一金属线。第二金属层包括在第一方向上定向的多条第二金属线。第三金属层包括在第二方向上定向的多条第三金属线。第一金属线具有第一厚度，第二金属线具有第二厚度，第三金属线具有第三厚度，并且第二厚度小于第一厚度和第三厚度。本发明实施例涉及一种逻辑单元结构和方法。

技术领域

本发明实施例涉及一种半导体结构和方法，更具体地，涉及逻辑单元结构和方法。

背景技术

逻辑电路包括诸如反相器、NAND栅极和NOR栅极的各种逻辑栅极。逻辑电路在包括数据处理、逻辑运算、高速通信和中央处理单元等各个应用中起着重要的作用。在深亚微米集成电路技术中，逻辑电路发展至较小的部件尺寸，以实现较高的封装密度。然而，逻辑电路的现有结构仍然具有要改进的性能和进一步增强的封装密度的各个方面。因此，期望具有新的结构和逻辑电路的设计，以解决上面关注的增加的封装密度。

发明内容

根据本发明的一些实施例，提供了一种半导体结构，包括：半导体衬底；多个场效应器件，设置在所述半导体衬底上，其中，所述场效应器件包括具有在第一方向上定向的细长形状的栅极；第一金属层，设置在所述栅极上方，其中，所述第一金属层包括在垂直于所述第一方向的第二方向上定向的多条第一金属线；第二金属层，设置在所述第一金属层上方，其中，所述第二金属层包括在所述第一方向上定向的多条第二金属线；以及第三金属层，设置在所述第二金属层上方，其中，所述第三金属层包括在所述第二方向上定向的多条第三金属线；其中，所述第一金属线具有第一厚度，所述第二金属线具有第二厚度，所述第三金属线具有第三厚度，并且其中，所述第二厚度小于所述第一厚度和所述第三厚度。

根据本发明的另一些实施例，还提供了一种半导体结构，包括：半导体衬底；多个栅极，设置在所述半导体衬底上并且在第一方向上定向；第一金属层，设置在所述栅极上方，其中，所述第一金属层包括在垂直于所述第一方向的第二方向上定向的多条第一金属线；第二金属层，设置在所述第一金属层上方，其中，所述第二金属层包括在所述第一方向上定向的多条第二金属线；以及第三金属层，设置在所述第二金属层上方，其中，所述第三金属层包括在所述第二方向上定向的多条第三金属线；其中，所述第一金属线具有第一间距P1、第一宽度和第一厚度；所述第二金属线具有第二间距P2、第二宽度和第二厚度，所述第三金属线具有第三间距P3、第三宽度和第三厚度，其中，所述第二间距、所述第二宽度和所述第二厚度中的至少一个参数小于所述第一金属线和所述第三金属线的对应参数。

根据本发明的又一些实施例，还提供了一种半导体结构，包括：多个场效应晶体管(FET)，设置在半导体衬底上，其中，所述场效应晶体管包括具有细长形状并且在第一方向上定向的栅极，其中，配置和连接所述场效应晶体管以形成逻辑栅极单元；第一金属层，设置在所述栅极上方，其中，所述第一金属层包括在不同于所述第一方向的第二方向上定向的多条第一金属线；第二金属层，设置在所述第一金属层上方，其中，所述第二金属层包括在所述第一方向上定向的多条第二金属线；以及第三金属层，设置在所述第二金属层上方，其中，所述第三金属层包括在所述第二方向上定向的多条第三金属线；其中，所述第一金属线具有第一间距P1，所述第二金属线具有第二间距P2，所述第三金属线具有第三间距P3，并且所述第二间距小于所述第一间距和所述第三间距。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1是在一个实施例中根据本发明的各个方面构造的半导体结构的截面图。

图2是根据一些实施例的图1的半导体结构中的晶体管栅极的截面图。