[发明专利]包括相对低的电阻率的芯的互连导线

权利要求书

1.一种用于集成电路结构的互连，包括：

电介质材料；

位于所述电介质材料中的沟槽，所述沟槽具有被所述电介质材料包围的底部和侧壁；

位于所述沟槽内的芯材料，所述芯材料包括铜，并且所述芯材料具有底表面、侧壁表面和顶表面，所述芯材料仅仅部分地填充所述沟槽；

护套，所述护套位于所述芯材料的所述底表面上、沿着所述侧壁表面并且在所述顶表面上，所述护套包括钴；以及

位于所述沟槽的所述底部与所述护套之间的屏障层，所述屏障层包括钽和氮，

其中，在所述互连的每个截面上，所述护套完全包围所述芯材料。

2.根据权利要求1所述的集成电路结构，其中，所述屏障层还位于所述护套与所述沟槽的所述侧壁之间。

3.一种在电介质层中形成互连导线的方法，包括：

在电介质层中形成第一开口，所述第一开口具有被所述电介质层包围的底部和侧壁；

仅在所述第一开口的底部上形成屏障层，所述屏障层包括钽和氮；

在所述屏障层上沉积护套材料的第一层的共形涂层，并且在所述第一开口中形成第二开口，其中，所述护套材料呈现出第一电阻率ρ1；

在所述共形涂层上沉积芯材料，其中，所述芯材料呈现出第二电阻率ρ2，并且ρ2小于ρ1；

使所述芯材料回流，其中，所述芯材料部分地填充所述第二开口；以及

在所述芯材料和所述护套材料的所述第一层之上沉积所述护套材料的第二层，填充所述第二开口并且形成导线，其中，在所述互连导线的每个截面上，所述芯材料的顶部、底部、左侧和右侧都被所述护套材料完全包围。

4.根据权利要求3所述的方法，其中，所述第一开口限定了第一体积，并且所述护套材料存在于所述体积的25％到75％的范围内。

5.根据权利要求3所述的方法，其中，所述护套材料的所述第二层的过载形成在所述电介质层的表面之上，并且所述方法还包括使护套材料的所述第二层平坦化，直到所述电介质层的所述表面被暴露。

6.根据权利要求3所述的方法，其中，所述开口通过光刻而形成在所述电介质层中。

7.根据权利要求3所述的方法，其中，所述共形涂层是使用化学气相沉积而沉积的。

8.根据权利要求3所述的方法，其中，所述芯材料是使用物理气相沉积而沉积的。

9.根据权利要求3所述的方法，其中，所述芯材料包括选自由铜、铝、金和银组成的组中的一种或多种金属。

10.根据权利要求3所述的方法，其中，所述护套材料包括选自由钨、钴、钌和钼组成的组中的一种或多种金属。

11.根据权利要求3所述的方法，其中，所述芯材料包括铜并且所述护套材料不包括铜。

12.一种集成电路，包括：

一个或多个电介质层；

限定在所述电介质层中的每个电介质层中的多个开口，每个所述开口具有被相应的电介质层包围的底部和侧壁；以及

多个互连导线，所述多个互连导线连接到与所述集成电路相关联的一个或多个部件，其中，每个互连导线被定位在所述开口之一内并且所述互连导线包括芯材料，在所述互连导线的每个截面上，所述芯材料的顶部、底部、左侧和右侧被护套材料完全包围，其中，所述护套材料呈现出第一电阻率ρ1，并且所述芯材料呈现出第二电阻率ρ2，其中，ρ2小于ρ1；

位于所述开口的底部与所述护套材料之间的屏障层，所述屏障层包括钽和氮。