[发明专利]包括相对低的电阻率的芯的互连导线

说明书

本发明描述了一种电介质层和形成所述电介质层的方法。在电介质层中限定了开口，并且在所述开口内沉积了导线，其中，所述导线包括被护套材料包围的芯材料，其中，所述护套材料呈现出第一电阻率ρ1，并且所述芯材料呈现出第二电阻率ρ2，并且ρ2小于ρ1。

本申请为分案申请，其原申请是于2016年2月25日(国际申请日为2014年9月25日)向中国专利局提交的专利申请，申请号为201480047060.7，发明名称为“包括相对低的电阻率的芯的互连导线”。

技术领域

本公开内容涉及诸如互连线之类的导线，该导线包括嵌入在护套内的芯，并且具体而言，涉及包括呈现出与护套相比相对较低的电阻率的芯的导线。

背景技术

随着集成电路特征按比例缩小并且密度增大，影响所观察到的电阻的诸如电阻率之类的材料性质会呈现出相对更显著的影响。例如，随着特征尺寸的减小，互连线延迟可以超过门延迟，并且形成总器件延迟的相对大的部分。互连线延迟被理解为至少部分地由电阻-电容延迟引起。电阻-电容延迟或RC延迟被理解为随电阻变化并随绝缘体电容变化的信号传播的延迟，所述电阻部分取决于金属导线成分的电阻率，所述绝缘体电容部分取决于层间电介质的电容率。用于减少RC延迟的现有解决方案包括导线几何形状的优化。

此外，集成电路的可靠性受随着特征尺寸降低和密度增大而增大的若干应力的影响。这些应力包括电应力、热应力、机械应力以及环境应力。电迁移是降低半导体可靠性、导致互连线故障、并且随着特征尺寸减小和功率密度增大而变得相对更显著的现象的示例。电迁移被理解为由于导体中离子的运动而引起的材料的传输。电迁移会导致在互连线中形成小丘(hillock)或孔隙，并且最终导致故障。

为了减少电迁移和其它应力引起的故障，难熔金属已经用于互连线制造中。然而，难熔金属呈现出增大的电阻率，并且因此导致电阻增大，从而增加了电阻-电容延迟。为了进一步减少电迁移和其它应力引起的故障，已经在包含互连线的层间电介质中的开口的侧壁和底壁上沉积了扩散屏障(barrier)。扩散屏障被理解为占据互连导线的横截面面积中的一小部分(通常为20％或更少)。利用诸如氮化硅之类的绝缘体来涂覆在给定电介质层的表面处所暴露的互连线的部分。然而，这种布置会对诸如电容之类的导线性质造成负面影响。

因此，随着特征尺寸持续减小，在一些实例中，在强调各种应力(诸如导致电迁移和热机械故障的那些应力)的互连线延迟和电阻的互连线设计中仍有提升的空间。

附图说明

通过结合附图参考对本文中所述实施例的以下描述，本公开内容的上述和其它特征以及实现它们的方式可以变得更加显而易见且更好理解，在附图中：

图1a示出了在层间电介质中的开口中形成的多条导线的实施例的图1b的横截面，其中，导线包括芯和护套；

图1b示出了在层间电介质中的开口中形成的多条导线的实施例的顶视图；

图2示出了在层间电介质中的开口中形成的导线的实施例的横截面，所述层间电介质具有应用于层间电介质与导线之间的开口中的扩散屏障；

图3示出了在包括芯和护套的基板中沉积导线的方法的实施例；

图4a示出了在将导线沉积在层间电介质中形成的开口中之前的层间电介质的实施例的横截面；

图4b示出了包括护套材料的第一层的共形涂层的层间电介质的实施例的横截面；

图4c示出了在对形成导线芯的材料进行沉积和回流之后的层间电介质的实施例的横截面；

图4d示出了在沉积护套材料的剩余部分之后的层间电介质的实施例的横截面；

图4e示出了在对护套材料进行平坦化从而使层间电介质的表面暴露之后的层间电介质的实施例的横截面；

图5示出了具有相同直径的铜芯和钴的导线电阻与导线长度相对比的示例；