[发明专利]存储器模块和用于存储器模块的处理数据缓冲器

权利要求书

1.一种存储器模块，所述存储器模块包括：

存储器装置，包括：存储器单元阵列；第一输入/输出端子组，每个端子被配置为接收第一命令/地址位；以及第二输入/输出端子组，每个端子被配置为接收数据位和第二命令/地址位；

命令/地址缓冲装置，被配置为向第一输入/输出端子组输出第一命令/地址位；以及

处理数据缓冲器，被配置为向第二输入/输出端子组输出数据位和第二命令/地址位，

其中，存储器装置被配置为使得第一命令/地址位、第二命令/地址位和数据位均用来访问存储器单元阵列，

其中，第二输入/输出端子组被配置为在存储器模块的正常操作模式期间用作数据端子，使得处理数据缓冲器用作数据缓冲器，并且

第二输入/输出端子组被配置为在存储器模块的处理器操作模式期间用作命令和地址端子，使得处理数据缓冲器对存储在存储器装置中的数据执行算术运算和/或逻辑运算。

2.根据权利要求1所述的存储器模块，其中，存储器装置还包括外围电路，外围电路包括命令解码器、地址寄存器和数据输入/输出缓冲器，并且存储器装置还包括选择电路，选择电路被配置为选择将在第二输入/输出端子组处接收的位发送到命令解码器和地址寄存器，还是将在第二输入/输出端子组处接收的位发送到数据输入/输出缓冲器。

3.根据权利要求1所述的存储器模块，所述存储器模块还包括第一总线和第二总线，第一总线被配置为向命令/地址缓冲装置传输从存储器控制器接收的位，第二总线配置为向处理数据缓冲器传输从存储器控制器接收的位。

4.根据权利要求3所述的存储器模块，其中，存储器装置还包括选择电路，选择电路被配置为接收经由第二总线接收的位，并且选择电路被配置为选择经由内部数据路径还是经由内部命令/地址路径来向存储器单元阵列的外围电路传输所接收的位。

5.根据权利要求1所述的存储器模块，所述存储器模块还包括存储器装置的与处理数据缓冲器连接的第三输入/输出端子组，第三输入/输出端子组被配置为在正常操作模式期间和在处理器操作模式期间都用作数据端子。

6.一种存储器模块，所述存储器模块包括：

多个存储器装置，每个存储器装置包括：存储器单元阵列；第一输入/输出端子组，每个端子被配置为接收第一命令/地址位；以及第二输入/输出端子组，每个端子被配置为接收数据位和第二命令/地址位；

命令/地址缓冲装置，被配置为向第一输入/输出端子组输出第一命令/地址位；以及

多个处理数据缓冲器，均被配置为在用作各个存储器装置的数据缓冲器和用作对从所述各个存储器装置接收的数据执行处理操作的处理器之间进行切换，

其中，第二输入/输出端子组被配置为在存储器模块的正常操作模式期间用作数据端子，使得所述多个处理数据缓冲器中的至少一个用作数据缓冲器，并且

第二输入/输出端子组被配置为在存储器模块的处理器操作模式期间用作命令和地址端子，使得所述多个处理数据缓冲器中的至少一个对从相应的存储器装置接收的数据执行处理操作。

7.根据权利要求6所述的存储器模块，其中，在从位于存储器模块的外部的装置接收处理器模式进入命令之后，所述多个处理数据缓冲器均被配置为用作处理器。

8.根据权利要求6所述的存储器模块，其中，处理操作包括算术运算和逻辑运算中的至少一个。

9.根据权利要求8所述的存储器模块，其中，处理操作包括图形数据处理、存储器内数据库数据处理或实时分析。

10.根据权利要求6所述的存储器模块，所述存储器模块还包括：

总线，连接在命令/地址缓冲装置与所述多个处理数据缓冲器中的每个处理数据缓冲器之间，总线用来在命令/地址缓冲装置与所述多个处理数据缓冲器中的每个处理数据缓冲器之间传送命令和地址信息。