[发明专利]传输门电路

说明书

本申请是于2012年12月31日提交的、申请号为201210596220.6、发明名称为“传输门电路”的中国发明专利申请的分案申请。

技术领域

本发明大体上涉及电子电路，尤其是涉及一种传输门电路。

背景技术

在许多高压电路应用中，在将输入信号提供给由低压晶体管组成的内部电路元件之前，在电路的输入级级联一个传输门电路元件来限制输入信号的幅度。传输门电路元件可以保护内部电路中的低压晶体管不会因为意外的高压而被击穿，这样改善了高压电路的稳定性。

图1展示的是现有的传输门电路10。如图1所示，传输门电路10包括耦接在内部施密特触发器14的输入节点12和中间节点13之间的DMOS晶体管11。DMOS晶体管11的栅极接收电源电压Vsup。但是，当将输入节点12接收的输入电压Vin传递到中间节点13时，中间节点13上的中间电压Vim会经历阈值电压损耗，因为DMOS晶体管11只有在其栅极-源极电压高于其阈值电压Vth时才导通。因此，中间电压Vim的最大幅度等于电源电压Vsup减去阈值电压Vth。由于DMOS晶体管11的阈值电压Vth通常高于1伏，显著减小了传输门电路10所提供的中间电压Vim的范围。

图2展示的是另一个现有的传输门电路20。如图2所示，传输门电路20包括DMOS晶体管21和具有第一电阻22和第二电阻23的电阻分压器。第一电阻22耦接在输入节点24和DMOS晶体管21的漏极之间，第二晶体管23耦接在DMOS晶体管21的源极和地之间。中间电压Vim被提供给DMOS晶体管21源极处的内部施密特触发器25。但是因为有第一电阻22，电阻分压器会引入额外的感应误差至电路20。在一些情况下，因为第二电阻23引入了一个从DMOS晶体管21的源极到地的下拉电流路径，所以不能给传输门电路20提供上拉电流。

发明内容

因此，需要一种具有更宽的电压通过范围的传输门电路。

一方面，一种传输门电路包括：第一晶体管，其耦接在用于接收输入信号的输入节点和用于输出输出信号的输出节点之间；第二晶体管，用于以在其第二栅极和第二源极之间产生压差，以响应流经所述第二晶体管的偏置电流，并将该压差施加在所述第一晶体管的第一栅极和所述输出节点之间；以及放大器，用于比较所述输出信号与参考电压，并根据所述比较的结果，将所述偏置电流供应给所述第二晶体管。

在本发明一些实施例中，所述第一晶体管第一栅极的电压可以经由第二晶体管的输出信号来提升，因此，与所述输入信号相比，所述第一晶体管所输出的输出信号不会有阈值电压损耗。通过这种方式，所述传输门电路会有较宽的电压通过范围。此外，可以用所述放大器将所述输出信号钳制到比所述参考电压低。此外，因为没有电流通路经过所述输入节点，所述传输门电路不会引入任何感应误差。

在一个实施例中，所述放大器包括：差分输入级，用于接收所述输出信号和所述参考电压，并根据所述输出信号和所述参考电压，在第一输出节点输出第一电流，并在第二输出节点输出第二电流；第一电流镜，用于根据所述第一电流和第二电流之间的差动电流，将所述第二电流镜像到所述第一输出节点，以生成所述偏置电流。

在一个实施例中，所述差分输入级包括：第三晶体管和与所述第三晶体管并联耦接的第四晶体管，其中所述第三晶体管的第三源极和所述第四晶体管的第四源极耦接在一起，以接收参考电流，所述第三晶体管的第三栅极耦接至所述输出节点，以接收所述输出信号，所述第四晶体管的第四栅极耦接至所述参考电压，所述第三晶体管的第三漏极耦接至所述第一电流镜的第一支路，所述第四晶体管的第四漏极耦接至所述第一电流镜的第二支路。

在一个实施例中，所述第一电流镜具有第一支路和第二支路，所述第一支路耦接在第二参考电势线和所述第一输出节点之间，所述第二支路耦接在所述第二参考电势线和所述第二输出节点之间。

在一个实施例中，所输传输门电路进一步包括耦接至所述放大器上的电流源，用于提供参考电流以供给所述放大器。

在一个实施例中，所述第一晶体管是NMOS晶体管，所述第二晶体管是PMOS晶体管，所述第二源极耦接至所述放大器，所述第二栅极耦接至所述输出节点，所述第二晶体管的第二漏极耦接至第一参考电势线。

在一个实施例中，所述传输门电路进一步包括与所述第二晶体管串联耦接的一个或多个晶体管，其中每一个所述一个或多个晶体管分别具有耦接在一起的漏极和栅极。