[发明专利]可编程时钟分频器

说明书

根据实施例，一种电路包括输入时钟端子、输出时钟端子、第一输入数据端子和具有特定端子数的输入数据端子集合。二分频块耦合到输出时钟端子。模块化的单触发时钟分频器耦合在输入时钟端子与二分频块之间。模块化的单触发时钟分频器还耦合到输入数据端子集合。中间时钟生成块耦合在输入时钟端子与模块化的单触发时钟分频器之间。中间时钟生成块包括耦合在输入时钟端子与模块化的单触发时钟分频器之间的第一数字逻辑块。第一数字逻辑块还耦合到第一输入数据端子，并且时钟阻止块耦合在二分频块与第一数字逻辑块之间。

技术领域

本公开总体上涉及电子设备，并且更具体地涉及可编程时钟分频器。

背景技术

电子设备在从计算机到汽车的很多应用中是普遍的。电子设备中的很多数字电路用时钟信号操作。由于各种原因，系统内部的特定电路的时钟需求可能彼此不同。例如，对于特定子块可能需要较慢的时钟来降低功耗。通常用于向系统中的每个电路提供适当时钟的常用技术是从第一时钟生成子时钟，其中子时钟可以具有不同于第一时钟的时钟频率。

用于从快时钟生成慢时钟的常用技术是使用预分频器电路。预分频器电路(也称为时钟分频器)是被配置为接收输入时钟并且生成具有比输入时钟低的频率的输出时钟的电子电路。例如，输出时钟可以具有为输入时钟的频率的四分之一的频率。这样的分频时钟可以用作诸如计数器、计算元件和其他数字电路、锁相环(PLL)以及本领域已知的其他电路等其他子块的输入。

可编程时钟分频器是可以将输入时钟除以可编程整数的时钟分频器。整数可以通过使用寄存器、数字信号、数字通信或本领域已知的任何其他方式来被动态地编程。

发明内容

根据实施例，一种电路包括输入时钟端子；输出时钟端子；第一输入数据端子；具有特定端子数的输入数据端子集合；耦合到输出时钟端子的二分频块；耦合在输入时钟端子与二分频块之间的模块化的单触发时钟分频器，模块化的单触发时钟分频器还耦合到输入数据端子集合；以及耦合在输入时钟端子与模块化的单触发时钟分频器之间的中间时钟生成块，中间时钟生成块包括耦合在输入时钟端子与模块化的单触发时钟分频器之间的第一数字逻辑块，第一数字逻辑块还耦合到第一输入数据端子，中间时钟生成块还包括耦合在二分频块与第一数字逻辑块之间的时钟阻止块。

附图说明

为了更完整地理解本发明及其优点，现在参考结合附图进行的以下描述，在附图中：

图1示出了根据本发明的实施例的可编程时钟分频器100；

图2a示出了根据本发明的实施例的图示出各种子块的特定实现的可编程时钟分频器；

图2b-2e示出了根据本发明的实施例的可编程时钟分频器的各种信号的时序图；

图3示出了用于基于将输入时钟除以可编程整数值来生成输出时钟的实施例方法的流程图；

图4示出了根据本发明的实施例的模块化的单触发分频器；

图5示出了根据本发明的实施例的模块化的单触发分频器的可能实现；以及

图6示出了根据本发明的实施例的二/三分频块160的可能实现。

除非另有说明，否则不同图中的相应的数字和符号通常指代相应的部分。附图被绘制以清楚地说明优选实施例的相关方面，并不一定按比例绘制。为了更清楚地说明某些实施例，指示相同结构、材料或工艺步骤的变化的字母可以跟随图号。

具体实施方式

下面将详细讨论当前优选实施例的制造和使用。然而，应当理解，本发明提供可以在各种各样的特定上下文中实施的很多适用的发明构思。所讨论的具体实施例仅是制造和使用本发明的具体方式的说明，并不限制本发明的范围。