[发明专利]大数逻辑门构造电路

权利要求书

1.大数逻辑门构造电路，其特征在于，它包括PMOS上拉电路、NMOS下拉电路和反相器，

输入信号输入到PMOS上拉电路和NMOS下拉电路中，输入信号中的低电平信号用于开启PMOS上拉电路，并以高电平信号形式输出；

输入信号中的高电平信号用于开启NMOS上拉电路，并以低电平信号形式输出；

PMOS上拉电路和NMOS下拉电路的输出均接入反相器的信号输入端；

反相器，用于将不同时刻接收到的高电平信号和低电平信号分别取反，从而输出正确的多数逻辑值。

2.根据权利要求1所述的大数逻辑门构造电路，其特征在于，PMOS上拉电路由多个PMOS管按照布尔函数构造出的不同数量输入信号下的与逻辑和或逻辑关系，输入信号的个数为γ个，当γ为偶数时，多个PMOS管按照输入的个布尔函数组合的合集形成PMOS上拉电路，当γ为奇数时，多个PMOS管按照输入的个布尔函数组合的合集形成PMOS上拉电路，

NMOS下拉电路由多个NMOS管按照布尔函数构造出的不同数量输入信号下的与逻辑和或逻辑关系，NMOS下拉电路具有多个输入端，输入信号的个数为γ个，当γ为偶数时，多个NMOS管按照输入的个布尔函数组合的合集形成NMOS下拉电路，当γ为奇数时，多个NMOS管按照个布尔函数组合的合集形成NMOS下拉电路。

3.根据权利要求2所述的大数逻辑门构造电路，其特征在于，当γ＝4时，PMOS上拉电路的布尔函数O_P为：

OP=AB+A(C+D)+B(C+D)+CD=AB+(A+B)(C+D)+CD,]]>

式中，A、B、C、D表示四个输入信号，

当γ＝4时，NMOS下拉电路的布尔函数O_N为：

ON=ABC+ABD+ACD+BCD=AB(C+D)+CD(A+B).]]>

4.根据权利要求2所述的大数逻辑门构造电路，其特征在于，当γ＝5时，PMOS上拉电路的布尔函数O_P为：

OP=ABC+ABD+ABE+ACD+ACE+BCD+BCE+ADE+BDE+CDE=AB(C+D+E)+C(A+B)(D+E)+DE(A+B+C),]]>

式中，A、B、C、D、E表示五个输入信号，

当γ＝5时，NMOS下拉电路的布尔函数O_N为：

ON=ABC+ABD+ABE+ACD+ACE+BCD+BCE+ADE+BDE+CDE=AB(C+D+E)+C(A+B)(D+E)+DE(A+B+C).]]>