[发明专利]一种跳变检测器及时钟频率调节系统的控制电路

权利要求书

1.一种跳变检测器，其特征在于，包括第一PMOS管、第一NMOS管、一个CMOS传输门、一个反相器和一个异或门，所述第一PMOS管和第一NMOS管的栅极相接且作为跳变检测器的数据信号输入端，所述第一PMOS管的源极用于与电源相连，所述第一PMOS管的漏极与异或门的第一个输入端、CMOS传输门的第一个端口相连；所述第一NMOS管源极接地，所述第一NMOS管的漏极与异或门的第二个输入端、CMOS传输门的第二个端口相连；所述异或门的输出端作为跳变检测器的预警信号输出端；所述CMOS传输门由第二PMOS管和第二NMOS管组成，所述第二PMOS管的漏极和第二NMOS管的漏极相连且作为CMOS传输门的第一个输入端，所述第二PMOS管的源极和NMOS管的源极相连且作为CMOS传输门的第二个输入端，所述第二PMOS管的栅极与反相器的输出端连接，所述反相器的输出端与第二NMOS管的栅极连接，所述反相器的输入端用于与系统时钟相连。

2.一种时钟频率调节系统的控制电路，基于权利要求1所述的跳变检测器，其特征在于，包括N个跳变检测器、N输入动态或门、频率控制状态机和锁相环；所述N个跳变检测器的数据信号输入端用于接入到SOC芯片的N条关键路径末端，所述N个跳变检测器的时钟信号输入端用于接入到SOC芯片的系统时钟，所述N个跳变检测器的预警信号输出端与N输入动态或门的输入端相连，所述N输入动态或门的输出端和频率控制状态机的输入端连接，所述频率控制状态机的输出端与锁相环的输入端连接以向锁相环传输升频信号或者降频信号，所述锁相环的一输出端用于调节时钟信号的频率且其另一个输出端与频率控制状态机连接以向频率控制状态机传输频率稳定后的频率锁定信号。

3.如权利要求2所述的一种时钟频率调节系统的控制电路，其特征在于，所述N输入动态或门由1个PMOS管MP1、N+2个NMOS管和1个反相器INV组成，N+2个NMOS管分别是NMOS管MN1至NMOS管MNN、NMOS管M0和NMOS管M1，所述PMOS管MP1的源极接电源，并且PMOS管MP1的漏极和NMOS管MN1至NMOS管MNN的漏极、NMOS管M1的漏极以及反相器INV的输入端相连；NMOS管MN1至NMOS管MNN的栅极分别和N个跳变检测器的预警信号输出端连接，NMOS管MN1至NMOS管MNN的源极与NMOS管M0的漏极相连，NMOS管M0的源极与地端连接，NMOS管M0的栅极用于输入重置信号；NMOS管M1的源极接地端，NMOS管M1的栅极和反相器INV的输出端连接。