[发明专利]一种跳变检测器及时钟频率调节系统的控制电路

说明书

技术领域

本发明涉及集成电路设计低功耗技术领域，尤其是基于在线时序监测的自适应电压频率调节技术领域。

背景技术

伴随着集成电路(Integrated Circuit，IC)产业的发展，电子产品已经在人们的生活中起到了日益重要的作用，尤其在移动终端领域，由于人们对于电子产品的性能需求不断提高，因此带来的功耗问题日益显著，所以效能也成为了集成电路设计的一大目标。效能是指每次操作所消耗的能量，如果效能越低，说明能量的利用效率越高，研究表明，当电压降低时，效能也会随之降低，最佳效能点处于近阈值区域。因此，为了兼顾性能和效能需求，宽电压范围(Wide voltage range)电路受到广泛关注，它是指电路的工作范围涵盖近阈值区至常规电压区。对于性能需求较高的工作场景，电路工作在常规电压区；当电路对效能需求较高时，电路可以降低电压到近阈值区。

另一方面，随着工艺尺寸的不断缩小，工艺、电压、温度(Process-Voltage-Temperature,PVT)等偏差对电路设计的影响也不断增大。考虑到PVT偏差对芯片的影响，IC设计者通常情况下会通过预留时序余量的方式保证芯片在最坏情况的PVT环境下也能够正常工作。所谓“最坏情况”综合考虑了所有PVT偏差对电路时序的不利因素，然而在芯片实际工作中，最坏情况极少可能发生甚至不发生，这就导致了所选择的频率过于保守造成了芯片性能和效能的浪费，因此如何降低设计中预留的时序余量成为提高性能和效能的主要思路之一。

为了解决时序余量的问题，国际上主要采用自适应频率调节(Adaptive Frequency Scaling，AFS)和自适应电压调节(Adaptive Voltage Scaling，AVS)。AFS通过监控芯片的时序，自适应调节工作频率，可以获得有效的频率收益，而AVS通过监控芯片的时序，自适应调节工作电压，可以获得有效的功耗收益。本发明应用于的系统采用自适应频率调节方法，解决时序余量的问题，获得频率收益。而自适应频率调节主要有两种方法，一种是基于间接监测的自适应频率调节，另一种是基于直接监测的自适应频率调节。直接型监测的自适应频率调节由于能真实反映电路的时序情况，因此应用更为广泛。而跳变检测器是直接监测自适应频率调节方法的核心组成部分。

一个设计优良的跳变检测器除了满足基本的时序监测功能之外，还需要满足以下几个要求：一、晶体管数目尽量少，可以尽量减少检测单元的面积和功耗。二、能够实现宽电压范围工作。三、对原关键路径末端负载尽可能小，因为如果负载过大会导致关键路径变得更为关键，影响系统性能。

发明内容

针对上述近阈值宽电压的跳变检测器的设计需求，本发明设计了一种只有16个晶体管的跳变检测器，面积小、功耗低，在40nm CMOS工艺下工作电压范围可达0.5V～1.1V。该跳变检测器配合触发器作为路径末端的时序监测单元时，对原有触发器结构没有改动，能有效的监测电路的时序情况。此外，本发明提供了一种时钟频率调节系统的控制电路，从而实现在线时序监测和系统频率自适应调节。

为了实现上述目的，本发明提供的技术方案是：一种跳变检测器，包括第一PMOS管、第一NMOS管、一个CMOS传输门、一个反相器和一个异或门，所述第一PMOS管和第一NMOS管的栅极相接且作为跳变检测器的数据信号输入端，所述PMOS管的源极用于与电源相连，所述PMOS管的漏极与异或门的第一个输入端、CMOS传输门的第一个端口相连；所述NMOS管源极接地，所述NMOS管的漏极与异或门的第二个输入端、CMOS传输门的第二个端口相连；所述异或门的输出端作为跳变检测器的预警信号输出端；所述CMOS传输门由第二PMOS管和第二NMOS管组成，所述第二PMOS管的漏极和第二NMOS管的漏极相连且作为CMOS传输门的第一个输入端，所述第二PMOS管的源极和第二NMOS管的源极相连且作为CMOS传输门的第二个输入端，所述第二PMOS管的栅极与反相器的输出端连接，所述反相器的输出端与第二NMOS管的栅极连接，所述反相器的输入端与系统时钟相连。