[发明专利]一种高密度嵌入式线路的制作方法

说明书

本发明提供了一种高密度嵌入式线路的制作方法，包括以下步骤：a)、将不锈钢板通过微纳加工，得到表面带有下凹的预设线路图形的母板；b)、在所述母板的线路图形的凹槽内镀铜，得到铜层线路；c)、利用表面粘附有临时键合胶的面板将铜层线路取出，热压在粘附有粘合胶的基板上，固化后再去除临时键合胶；d)、采用化学腐蚀法减薄铜层，得到高密度的嵌入式线路。该方法制成的嵌入式线路能够具有更高的稳定性，同时具有很小的线宽和线距，从而有利于显著地提高线路的集成密度。采用该申请技术方案能够达到的线宽为1～100μm；线距为1～200μm。

技术领域

本发明涉及封装线路板技术领域，尤其涉及一种高密度嵌入式线路的制作方法。

背景技术

当前电子产品朝着轻薄化多功能化方向发展，集成电路的尺寸越来越小、功能越来越强、引脚越来越多，这就对线路的集成密度、精度、导电性和稳定性提出了更高的要求。

目前，高密度的封装线路板主流工艺是半加成法，主要是采用覆铜箔基板或表面化学镀铜基板制作线路板，利用干膜将线路图形转移至基板，制作出精细线路，然后将非线路部分的铜层去除。这种技术存在的缺陷是需要利用干膜进行线路图形的曝光显影，受干膜精度影响，因此制作出来的线路精细程度较差。

公开号为201610554540.3的中国专利使用PCB埋入式线路的制造方法来制作高密度封装线路板，专利中提出利用紫外光固化学胶固化后作为线路载体，在其凹槽内部制作导电种子层，然后镀铜将线路图形凹槽填满，从而得到埋入式线路。这种技术存在的缺陷是紫外光固化学胶固化后仍会存在变形，对线路成型后的精细程度和稳定性有很大影响。

发明内容

有鉴于此，本发明的目的在于提供一种高密度嵌入式线路的制作方法，该方法制作的线路稳定性高，且具有更小的线宽和线距，从而有效地提高线路板的集成密度。

本发明提供了一种高密度嵌入式线路的制作方法，包括以下步骤：

a)、将不锈钢板通过微纳加工，得到表面带有下凹的预设线路图形的母板；

b)、在所述母板的线路图形的凹槽内镀铜，得到铜层线路；

c)、利用表面粘附有临时键合胶的面板将铜层线路取出，热压在粘附有粘合胶的基板上，固化后再去除临时键合胶；

d)、采用化学腐蚀法减薄铜层，得到高密度的嵌入式线路。

优选地，所述步骤a)具体包括：

将不锈钢板水洗，干燥后通过微纳加工按照预先设定的线路图形切割，最后进行等离子清洗，得到表面带有下凹的预设线路图形的母板。

优选地，所述不锈钢板微纳加工的深度为1～10μm；所述母板的线路图形的线宽为1～100μm。

优选地，所述微纳加工的方式选自激光加工、电子束加工或离子束加工。

优选地，所述镀铜后得到的铜层的厚度为2～12μm。

优选地，所述热压的温度为150～250℃，热压的时间为2～10min；所述固化的温度为100～200℃，固化的时间为1～4h。

优选地，所述去除临时键合胶的方式选自激光照射、紫外线照射、红外线照射、加热或化学试剂浸泡。

优选地，所述基板为FR4环氧树脂板、BT树脂基板、聚对苯二甲酸乙二醇酯基板、聚醚酰亚胺基板、聚酰亚胺基板、聚四氟乙烯基板或玻璃基板或钢板。

优选地，所述减薄铜层后铜层的厚度为0.9～1.2μm。

优选地，所述粘合胶的厚度为3～250μm。