[发明专利]瞬态抑制二极管芯片结构

说明书

技术领域

本发明涉及半导技术领域，特别涉及一种瞬态抑制二极管芯片结构。

背景技术

TVS(Transient Voltage Suppressor，瞬态抑制二极管)芯片，一种新型高效电路防护器件，它具有极快的响应时间(亚纳秒级)和相当高的浪涌吸收能力。当它的两端经受瞬间的高能量冲击时，TVS能以极高的速度由高阻抗变为低阻抗，以吸收一个瞬间大电流，把它的两端电压箝制在一个预定的安全数值上，从而保护后面的电路元件不受瞬态高压尖峰脉冲的冲击。

防护器件作为电路模块的一部分，其小型化和集成化是发展方向，由于TVS芯片的结构特性，目前主要采用外部打线或焊接的方式来封装应用，封装成本较高，占用面积较大。

发明内容

本发明的主要目的是提供一种瞬态抑制二极管芯片结构，旨在实现免封装直接应用，降低成本。

为实现上述目的，本发明提出的瞬态抑制二极管芯片结构，包括

第一导电类型衬底层；

形成于第一导电类型衬底层一表面的第一导电类型注入层；

形成于第一导电类型衬底层与第一导电类型注入层之间的第二导电类型外延层；以及

隔离结构，所述隔离结构贯穿所述第一导电类型注入层及所述第二导电类型外延层，将所述第一导电类型注入层及所述第二导电类型外延层分隔成至少两个区域。

优选地，还包括第一导电类型外延层，所述第一导电类型外延层形成于所述第一导电类型注入层与所述第二导电类型外延层之间，所述隔离结构贯穿所述第一导电类型外延层。

优选地，所述第一导电类型衬底层为P型衬底层、所述第一导电类型注入层为P型注入层、所述第一导电类型外延层为P型外延层、所述第二导电类型外延层为N型外延层；或者

所述第一导电类型衬底层为N型衬底层、所述第一导电类型注入层为N型注入层、所述第一导电类型外延层为N型外延层、所述第二导电类型外延层为P型外延层。

优选地，所述瞬态抑制二极管芯片结构还包括金属层，所述金属层形成于第一导电类型注入层上；

所述隔离结构贯穿所述金属层。

优选地，所述金属层厚度范围为0～200μm。

优选地，其特征在于，所述隔离结构包括隔离槽，所述隔离槽贯穿所述第一导电类型注入层及所述第二导电类型外延层。

优选地，边缘隔离槽也可以是内沟槽，所述隔离槽贯穿所述第一导电类型注入层及所述第二导电类型外延层。

优选地，增加中间隔离槽数目，可以实现更多级的TVS互联，所述隔离槽贯穿所述第一导电类型注入层及所述第二导电类型外延层。

本发明技术方案中，第一导电类型衬底层、第一导电类型注入层、第二导电类型外延层之间形成双向PN结，通过隔离结构将第一导电类型注入层及第二导电类型外延层分隔成多个独立的区域，不同的区域之间通过第一导电类型衬底层连接，从而形成一种瞬态抑制二极管芯片结构。本发明技术方案中，采用一颗芯片凸点电极压焊PCB上，实现免封装应用，相对传统的采用多颗芯片进行封装的技术方案，成本低，面积较小，适应小型化和集成化的发展趋势。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其它的附图。

图1为本发明瞬态抑制二极管芯片结构第一实施例的剖面示意图；

图2为本发明瞬态抑制二极管芯片结构第二实施例的剖面示意图；

图3为本发明瞬态抑制二极管芯片结构第三实施例的剖面示意图；

图4为本发明瞬态抑制二极管芯片结构第四实施例的剖面示意图；

图5为本发明瞬态抑制二极管芯片结构第五实施例的剖面示意图；；

图6为图3中瞬态抑制二极管芯片结构一实施例的交流应用电路图；

图7为图3中瞬态抑制二极管芯片结构一实施例的直流应用电路图。

附图标号说明：