[发明专利]测试访存有效带宽的装置及方法

权利要求书

1.一种测试访存有效带宽的装置，其特征在于，包括PCIe控制器、内存写引擎模块、内存读引擎模块和内存控制器，所述PCIe控制器通过PCIe接口与主机连接；其中，

所述主机，用于通过PCIe接口向所述装置下发控制指令和读取计数指令，启动和停止进而计算出访存有效带宽；

所述PCIe控制器，用于解析所述装置与主机的PCIe接口时序，提取所述主机发送过来的PCIe事务层报文，解析出其中的读写请求，并译码发送到对应的模块；

所述内存写引擎模块，用于根据访问方式和访问空间，发起内存写请求，组织与所述内存控制器接口信号数据格式和时序要求；

所述内存读引擎模块，用于根据访问方式和访问空间，发起内存读请求，组织与所述内存控制器接口信号时序要求和等待所述内存控制器返回的数据信号；

所述内存控制器，用于为用户侧提供与内存之间的至少四套读写访问接口，根据内存芯片的相关参数发起内存芯片侧的相关操作。

2.根据权利要求1所述的装置，其特征在于，所述PCIe控制器，还用于在读寄存器操作下从所述内存读引擎模块将读回的数据打包发送到主机。

3.根据权利要求1所述的装置，其特征在于，所述内存芯片的相关参数包括刷新周期间隔和读写切换延迟。

4.根据权利要求1所述的装置，其特征在于，所述内存芯片侧的相关操作包括刷新和预充电。

5.一种测试访存有效带宽的方法，其特征在于，包括：

主机通过PCIe接口向PCIe控制器下发控制指令和读取计数指令；

PCIe控制器解析与主机的PCIe接口时序，提取主机发送过来的PCIe事务层报文，解析出其中的读写请求，并译码发送到对应的模块；

内存写引擎模块根据访问方式和访问空间，发起内存写请求，组织与内存控制器接口信号数据格式和时序要求；

内存读引擎模块根据访问方式和访问空间，发起内存读请求，组织与内存控制器接口信号时序要求和等待内存控制器返回的数据信号；

内存控制器为用户侧提供与内存之间的至少四套读写访问接口，根据内存芯片的相关参数发起内存芯片侧的相关操作；

主机通过PCIe接口向PCIe控制器下发测试停止指令，计算访存有效带宽。

6.根据权利要求5所述的方法，其特征在于，在随机地址只读模式下，所述计算访存有效带宽包括：

按照如下公式计算访存有效带宽：M/(T2-T1)，单位为pps；

其中，T1为所记录的收到第一次请求返回数据的时间，单位为秒，M为收到停止信号后所记录的发送请求的次数，T2为所记录的最后一次请求返回数据的时间，单位为秒。

7.根据权利要求5所述的方法，其特征在于，在连续地址读写并发模式下，所述计算访存有效带宽包括：

按照如下公式计算写有效带宽：WrLen/(WrT2-WrT1)，单位为bps，按照如下公式计算读有效带宽：RdLen/(RdT2-RdT1)，单位为bps；

其中，WrLen为所记录的写请求大小总和，单位为比特，WrT1为所记录的第一次写请求时间，单位为秒，WrT2为所记录的最后一次写请求时间，单位为秒；RdLen为所记录的读请求大小总和，单位为比特，RdT1为所记录的第一次读请求数据返回时间，单位为秒，RdT2为所记录的最后一次读请求数据返回时间，单位为秒。