[发明专利]测试访存有效带宽的装置及方法

说明书

本发明提供一种测试访存有效带宽的装置及方法。所述装置包括PCIe控制器、内存写引擎模块、内存读引擎模块和内存控制器，PCIe控制器通过PCIe接口与主机连接；主机用于向所述装置下发控制指令和读取计数指令，启动和停止进而计算出访存有效带宽；PCIe控制器用于解析与主机的PCIe接口时序，提取主机发送过来的PCIe事务层报文，解析出其中的读写请求并译码发送到对应的模块；内存写引擎模块用于根据访问方式和访问空间发起内存写请求，组织与内存控制器接口信号数据格式和时序要求；内存读引擎模块用于根据访问方式和访问空间发起内存读请求，组织与内存控制器接口信号时序要求和等待内存控制器返回的数据信号；内存控制器用于为用户侧提供至少四套读写访问接口。

技术领域

本发明涉及计算机技术领域，尤其涉及一种测试访存有效带宽的装置及方法。

背景技术

网络安全技术领域应用TOE(TCP Offload Engine，TCP卸载引擎)技术来加速网络响应和提高服务器的性能。目前TOE技术常见的应用领域包括报文TCP(TransmissionControl Protocol，传输控制协议)流管理和排序、ACL(Access Control List，访问控制列表)规则过滤和字符串匹配等，这些功能都有一个共同的特点，需要大容量的板载内存。

不同功能模块访问内存的方式不同，大概可以分为三类：第一、单burst(突发)随机地址只读访问，例如查询ACL规则表或者查询TCP连接管理哈希表等。第二、随机长度读写并发访问，例如流排序缓存原始报文等。第三、根据访问空间大小不同，访存地址的排列方式可以分为{row，bank，col}和{bank、row，col}两种排列方式。

网络加速系统设计时，片外缓存的有效带宽往往是系统性能的瓶颈。现有技术中预估访问片外缓存的有效带宽一般采取如下方法：理论带宽乘以内存访问效率经验值，而内存访问效率与访问方式和访问空间大小相关，所以凭经验值会带来较大误差，有可能会造成系统设计返工的可能。

发明内容

本发明提供的测试访存有效带宽的装置及方法，能够在线测试多种访问方式下的内存有效带宽，为系统设计的性能方面提供参考依据。

第一方面，本发明提供一种测试访存有效带宽的装置，包括PCIe控制器、内存写引擎模块、内存读引擎模块和内存控制器，所述PCIe控制器通过PCIe接口与主机连接；其中，

所述主机，用于通过PCIe接口向所述装置下发控制指令和读取计数指令，启动和停止进而计算出访存有效带宽；

所述PCIe控制器，用于解析所述装置与主机的PCIe接口时序，提取所述主机发送过来的PCIe事务层报文，解析出其中的读写请求，并译码发送到对应的模块；

所述内存写引擎模块，用于根据访问方式和访问空间，发起内存写请求，组织与所述内存控制器接口信号数据格式和时序要求；

所述内存读引擎模块，用于根据访问方式和访问空间，发起内存读请求，组织与所述内存控制器接口信号时序要求和等待所述内存控制器返回的数据信号；

所述内存控制器，用于为用户侧提供与内存之间的至少四套读写访问接口，根据内存芯片的相关参数发起内存芯片侧的相关操作。

可选地，所述PCIe控制器，还用于在读寄存器操作下从所述内存读引擎模块将读回的数据打包发送到主机。

可选地，所述内存芯片的相关参数包括刷新周期间隔和读写切换延迟。

可选地，所述内存芯片侧的相关操作包括刷新和预充电。

第二方面，本发明提供一种测试访存有效带宽的方法，包括：

主机通过PCIe接口向PCIe控制器下发控制指令和读取计数指令；