[发明专利]一种控制器的芯片布线方法及芯片

说明书

技术领域

本发明涉及芯片设计技术领域，特别是涉及一种控制器的芯片布线方法及芯片。

背景技术

为了保证空调器的使用可靠性，空调器需要进行电快速脉冲EFT测试，该项测试的成功与否除了和测试PCB板的强弱电走线有关，还与控制器的芯片相关的。

发明人在实现本发明的过程中，发现传统技术至少存在以下问题：传统技术控制器的芯片的抗扰度性能比较差，测试通过率比较低。

发明内容

本发明实施例的一个目的旨在提供一种控制器的芯片布线方法及芯片，其解决传统技术存在着控制器的芯片的抗扰度性能比较差的技术问题。

为解决上述技术问题，本发明实施例提供以下技术方案：

在第一方面，本发明实施例提供一种控制器的芯片布线方法，所述方法包括：从芯片的电源引脚导引出电源主干线，使得所述电源主干线在所述芯片与外部设备的电源输入端的连接处形成电源单点连接；从芯片的接地引脚导引出接地主干线，使得所述接地主干线在所述芯片与外部设备的接地输入端的连接处形成接地单点连接。

可选地，所述方法还包括：加粗和/或加宽所述电源主干线和/或所述接地主干线的走线面积。

可选地，所述芯片包括芯片本体与片内低压差线性稳压器，所述芯片本体包括若干抗干扰区域；所述方法还包括：将所述片内低压差线性稳压器的外部滤波电容设置于所述芯片本体的抗干扰区域内。

可选地，所述方法还包括：将所述外部滤波电容的接地端与所述芯片本体的接地端连接并形成最小环路。

可选地，所述方法还包括：加粗和/或加宽所述最小环路的走线面积。

可选地，所述芯片还包括片内复位电路；所述方法还包括：将所述片内复位电路设置于所述芯片本体的抗干扰区域内。

可选地，所述芯片还包括片内振荡电路；所述方法还包括：将所述片内振荡电路设置于所述芯片本体的抗干扰区域内。

可选地，所述方法还包括：绕开所述芯片本体的电源支路或接地支路，将外部设备的IRRX/ADC/GPIO的信号支路连接至所述芯片本体。

可选地，所述方法还包括：将所述芯片内全部电源支路或接地支路形成最小环路。

在第二方面，本发明实施例提供一种任一项所述方法制作成的芯片。

在本发明各个实施例中，通过从芯片的电源引脚导引出电源主干线，使得电源主干线在芯片与外部设备的电源输入端的连接处形成电源单点连接；并且，从芯片的接地引脚导引出接地主干线，使得接地主干线在芯片与外部设备的接地输入端的连接处形成接地单点连接。因此，各个外部设备的电源端或接地端统一连接在芯片的电源单点连接或接地单点连接之处，避免了各个外部设备的电源端或接地端与芯片的电源端或接地端构成繁杂的走线情形，从而提高芯片的抗扰度性能。在进行电快速脉冲EFT测试时，其能够提高测试通过率，降低调试次数，节省开发时间和人员投入。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是本发明实施例提供一种控制器的芯片布线方法的流程示意图；

图2是本发明实施例提供一种控制器的电路原理框图；

图3是本发明实施例提供一种芯片的布线示意图；

图4是本发明实施例提供一种芯片的抗扰度测试方法的流程示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

电快速瞬变脉冲群EFT试验的目的是验证电子设备机械开关对电感性负载切换、继电器触点弹跳、高压开关切换等引起的瞬时扰动的抗干扰能力。此类试验方法是一种耦合到电源线路、控制线路、信号线路上的由许多快速瞬变脉冲组成的脉冲群试验。

本发明实施例提供的控制器应用于空调器，该控制器包括芯片及外部设备，该芯片可以为32位的微控制芯片，该芯片可以为现有市面各类型的芯片，例如：32位Cortex-M0 MCU芯片。外部设备能够为芯片提供一些外围信号，以便芯片完成一些控制逻辑。外部设备可以接收强电供电，因此，该外部设备布设在控制器的强电区域。传统技术中，各个外部设备的电源端或接地端与芯片的电源端或接地端之间的走线繁杂与过长，测试时，容易导致芯片未能够正常工作，从而影响测试通过率。