[发明专利]一种有源应答器时钟生成电路、方法、系统及程序产品

权利要求书

1.一种有源应答器的时钟生成电路，所述电路包括多谐振荡器、锁相环、有源逻辑处理模块CPLD，其特征在于，

所述多谐振荡器，以脉冲信号为触发，产生第一方波信号；

所述锁相环，接收所述多谐振荡器产生的第一方波信号，对所述第一方波信号倍频，生成第二方波信号；

所述有源逻辑处理模块CPLD，接收所述锁相环生成的所述第二方波信号，对所述第二方波信号进行分频生成第三方波信号，并将所述第三方波信号发送给所述锁相环；

所述第三方波信号与所述第一方波信号在所述锁相环中形成锁相，生成时钟信号。

2.根据权利要求1所述的时钟生成电路，其特征在于，

所述第一方波信号与所述第三方波信号的频率相同。

3.根据权利要求1或2所述的时钟生成电路，其特征在于，

所述第一方波信号的频率为564kHz，和/所述第二方波信号的频率为564kHz。

4.根据权利要求1所述的时钟生成电路，其特征在于，

所述时钟生成电路还包括脉冲信号生成器，其在双相差分电平DBPL码信号的每个传输位的中间电平跃变处产生脉冲，从而形成所述脉冲信号。

5.根据权利要求4所述的时钟生成电路，其特征在于，

所述双相差分电平DBPL码信号由C1接口信号滤波/匹配与数据提取模块输入。

6.一种有源应答器的时钟生成集成电路，其特征在于，所述时钟生成集成电路包括：

脉冲接收端口，所述接收端口接收脉冲信号；

多谐振荡模块，以所述脉冲信号为触发，产生第一方波信号；

锁相环模块，接收所述多谐振荡模块产生的第一方波信号，对所述第一方波信号倍频，生成第二方波信号；

有源逻辑处理模块CPLD，接收所述锁相环模块生成的所述第二方波信号，对所述第二方波信号进行分频生成第三方波信号，并将所述第三方波信号发送给所述锁相环模块；

时钟输出端口，将锁相环模块生成的时钟信号输出。

7.根据权利要求6所述的时钟生成集成电路，其特征在于，

第一方波信号与第三方波信号的频率相同。

8.根据权利要求6或7所述的时钟生成集成电路，其特征在于，

第一方波信号的频率为564kHz，和/第二方波信号的频率为564kHz。

9.根据权利要求6所述的时钟生成集成电路，其特征在于，

所述时钟生成集成电路还包括信号输入端口，所述信号输入端口接收双相差分电平DBPL码信号；

所述时钟生成集成电路还包括脉冲信号生成模块，用于在所述双相差分电平DBPL码信号的每个传输位的中间电平跃变处产生脉冲，从而形成所述脉冲信号。

10.一种有源应答器的时钟生成方法，其特征在于，所述方法包括：

在双相差分电平DBPL码信号的每个传输位的中间电平跃变处，产生脉冲信号；

根据所述脉冲信号生成固定宽度的第一方波信号，所述第一方波信号与脉冲信号存在固定延迟时间；

对所述第一方波信号倍频，生成第二方波信号；

对所述第二方波信号进行分频生成第三方波信号；

将所述第三方波信号与所述第一方波信号锁相，生成时钟信号。

11.根据权利要求10所述的时钟生成方法，其特征在于，

所述第一方波信号与所述第三方波信号的频率相同。

12.根据权利要求10或11所述的时钟生成方法，其特征在于，

所述第一方波信号的频率为564kHz，和/所述第二方波信号的频率为564kHz。

13.一种有源应答器的时钟生成系统，其包括：存储器；和一个或多个处理器；

其中，所述存储器与所述一个或多个处理器通信连接，所述存储器中存储有可被所述一个或多个处理器执行的指令，所述指令被所述一个或多个处理器执行，以使所述一个或多个处理器能够实现如权利要求10-12中任一项所述的方法。

14.一种计算机程序产品，所述计算机产品包括计算机可执行指令，该计算机可执行指令可执行权利要求10-12任一所述的方法。