[发明专利]一种有源应答器时钟生成电路、方法、系统及程序产品在审
申请号: | 201710983629.6 | 申请日: | 2017-10-20 |
公开(公告)号: | CN107994900A | 公开(公告)日: | 2018-05-04 |
发明(设计)人: | 郑桂燕;杨光伦;丁欢;张轲;陈光 | 申请(专利权)人: | 北京全路通信信号研究设计院集团有限公司 |
主分类号: | H03L7/18 | 分类号: | H03L7/18 |
代理公司: | 北京知联天下知识产权代理事务所(普通合伙)11594 | 代理人: | 王冲 |
地址: | 100070 北京市丰台区丰*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 有源 应答器 时钟 生成 电路 方法 系统 程序 产品 | ||
技术领域
本发明涉及铁路信息传输系统,尤其涉及一种有源应答器的时钟生成电路、集成电路、方法、系统及计算机程序产品。
背景技术
铁路系统中的应答传输系统(Balise Transmission SubSystem,简称BTS)是一种基于点式信息传输的安全传输系统,实现道旁设备或地面设备与车载设备之间的安全信息传输。应答器传输系统包括应答器传输模块(BTM)及车载天线单元(AU)、应答器、地面电子单元(LEU)等三个基本组成部分。
其中,应答器安装于轨道中央,分为有源应答器(Controllled Balise)和无源应答器(Fixed Balise),是一种基于地面向列车传输信息的点式设备,其主要用于向列控车载设备提供可靠的地面固定信息和可变信息,这些信息包括信号数据、控制数据、位置及地理信息、列车目标运行信息、进路信息、线路速度以及临时限速等信息。随着列车运行速度的不断提高,应答器已经成为高速列车控制系统中的重要基础设备。
在列车运行期间,BTM通过天线单元AU不断向地面辐射能量,应答器接受天线单元辐射的功率而工作,将内部编码信息或地面电子单元(LEU)的编码信息(仅限有源应答器)发送给车载天线AU,车载天线将接收到的上行链路信息传输给BTM,BTM将接收到的数据发送给车载控制核心。
应答器的正常工作离不开时钟电路,只有在时钟电路的驱动下,应答器才能正常收发数据。稳定的时钟,对应答器的数据传输工作起到了至关重要的作用。而对于时钟电路的设计,当前一般采用将晶振与相关电子设备进行合理的布线而使时钟信号免受干扰,来产生一定频率的时钟信号,进而使应答器稳定运行。但是这种电子线路的布局方式无法提高时钟频率的稳定性和可靠性而且电路结构复杂,这对相关电子设备,例如应答器的数据收发等会产生不良的影响,进而进一步会影响高铁车辆的行驶安全。
发明内容
本发明的目的在于提供一种电路简单、时钟可靠性和稳定性高的时钟生成电路。
为解决上述技术问题,本发明提供了一种有源应答器的时钟生成电路、集成电路、方法、系统及计算机程序产品。
本发明提供了一种有源应答器的时钟生成电路,所述电路包括多谐振荡器、锁相环、有源逻辑处理模块CPLD,其特征在于,
所述多谐振荡器,以脉冲信号为触发,产生第一方波信号;
所述锁相环,接收所述多谐振荡器产生的第一方波信号,对所述第一方波信号倍频,生成第二方波信号;
所述有源逻辑处理模块CPLD,接收所述锁相环生成的所述第二方波信号,对所述第二方波信号进行分频生成第三方波信号,并将所述第三方波信号发送给所述锁相环;
所述第三方波信号与所述第一方波信号在所述锁相环中形成锁相,生成时钟信号。
进一步地,所述第一方波信号与所述第三方波信号的频率相同。
进一步地,所述第一方波信号的频率为564kHz,和/所述第二方波信号的频率为564kHz。
进一步地,所述时钟生成电路还包括脉冲信号生成器,其在该DBPL的每个传输位的中间电平跃变处产生脉冲,从而形成所述脉冲信号。
进一步地,所述双相差分电平DBPL码信号由C1接口信号滤波/匹配与数据提取模块输入。
本发明还提供了一种有源应答器的时钟生成集成电路,其特征在于,所述时钟生成集成电路包括:
脉冲接收端口,所述接收端口接收脉冲信号;
多谐振荡模块,以所述脉冲信号为触发信号,产生第一方波信号;
锁相环模块,接收所述多谐振荡模块产生的第一方波信号,对所述第一方波信号倍频,生成第二方波信号;
有源逻辑处理模块CPLD,接收所述锁相环模块生成的所述第二方波信号,对所述第二方波信号进行分频生成第三方波信号,并将所述第三方波信号发送给所述锁相环模块;
时钟输出端口,将锁相环模块生成的时钟信号输出。
进一步地,第一方波信号与第三方波信号的频率相同。
进一步地,第一方波信号的频率为564kHz,和/第二方波信号的频率为564kHz。
进一步地,所述时钟生成集成电路还包括信号输入端口,所述信号输入端口接收DBPL信号;
所述时钟生成集成电路还包括脉冲信号生成模块,用于在该DBPL的每个传输位的中间电平跃变处产生脉冲,从而形成所述脉冲信号。
本发明还提供了一种有源应答器的时钟生成方法,其特征在于,所述方法包括:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京全路通信信号研究设计院集团有限公司,未经北京全路通信信号研究设计院集团有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710983629.6/2.html,转载请声明来源钻瓜专利网。