[发明专利]一种静电保护用LEMDS_SCR器件

说明书

技术领域

本发明涉及微电子领域，特别涉及一种静电保护用LEMDS_SCR器件。

背景技术

随着半导体卡紧日趋小型化、高密度和多功能，特别像便携式产品等对主板面积要求比较严格，很容易受到静电放电（Electro-Static discharge, ESD）的影响，在SOI工艺下的横向扩散金属氧化物半导体可控硅保护器件（Laterally diffused metal oxide semiconductor-Silicon controlled rectifier, LDMOS-SCR）广泛应用于LDMOS的ESD保护，在人体放电模式（Human-Body Model, HBM）事件下能起到有效的ESD保护作用。但是在组件充电模式（Charged-Device Model, CDM）事件下LDMOS-SCR却不能起到有效的保护作用，这主要是因为CDM事件的特点是速度快、过充大，但是LDMOS-SCR其开启时间较长，在CDM事件到来时不能及时开启，导致电压过冲击穿栅氧化层从而造成内部核心电路的瘫痪。

如图1所示，为了改善LDMOS 的抗ESD 性能，可以采用内嵌SCR 的LDMOS 结构(LDMOS_SCR)，即在传统的LDMOS 结构中的漏端增加一个P+ 注入区来增加一个寄生的SCR，利用SCR优越的ESD 性能来泄放大电流。然而，这种LDMOS_SCR 结构的维持电压Vhold 相比于普通LDMOS 的Vhold 电压值大大降低，远低于高压功率管的电源电压，从而易导致器件正常工作时发生闩锁（latch_up），使得器件不受前级驱动的控制，甚至导致器件损毁。

因而现有技术还有待改进和提高。

发明内容

鉴于上述现有技术的不足之处，本发明的目的在于提供一种静电保护用LEMDS_SCR器件，可以在CDM事件下更快开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。

为了达到上述目的，本发明采取了以下技术方案：

一种静电保护用LEMDS_SCR器件，包括深埋氧层、P型陷区、衬底和N型漂移区，所述衬底位于所述深埋氧层的上方，所述P型陷区和N型漂移区位于所述衬底的表面，所述N型漂移区远离P型陷区的一侧具有P+掺杂区和N+掺杂区，所述P+掺杂区和N+掺杂区的下方设置有一个嵌入的P+注入区，所述嵌入的P+注入区位于N型漂移区里面。

所述的静电保护用LEMDS_SCR器件中，所述P+掺杂区与所述N+掺杂区相邻，所述P+掺杂区相比N+掺杂区更靠近P型陷区。

所述的静电保护用LEMDS_SCR器件中，所述P型陷区具有与源极金属相连的N+ 源区和P+ 接触区，所述P+接触区与所述N+源区不接触。

所述的静电保护用LEMDS_SCR器件中，所述P型陷区和所述N型漂移区相互接触或不接触。

所述的静电保护用LEMDS_SCR器件中，所述P+掺杂区和N+掺杂区均位于所述嵌入的P+注入区的表面上。

所述的静电保护用LEMDS_SCR器件中，所述衬底为P+衬底。

相较于现有技术，本发明提供的静电保护用LEMDS_SCR器件，包括深埋氧层、P型陷区、衬底和N型漂移区，所述衬底位于所述深埋氧层的上方，所述P型陷区和N型漂移区位于所述衬底的表面，所述N型漂移区远离P型陷区的一侧具有P+掺杂区和N+掺杂区，所述P+掺杂区和N+掺杂区的下方设置有一个嵌入的P+注入区，所述嵌入的P+注入区位于N型漂移区里面。本发明通过在P+掺杂区与N+掺杂区下掺杂嵌入的P+注入区，使得N+区域／P+注入区率先发生雪崩击穿，产生的大量非平衡载流子再进一步去触发N漂移区／P+衬底的反向PN结，从而使得寄生SCR加速开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。

附图说明

图1为现有的LEMDS_SCR器件的结构图。

图2为本发明提供的静电保护用LEMDS_SCR器件的结构图。

图3为LEMDS_SCR器件的测试系统的等效原理图。

图4为现有的LEMDS_SCR器件与本发明提供的静电保护用LEMDS_SCR器件的测试开启时间对比图。

具体实施方式

本发明提供一种静电保护用LEMDS_SCR器件，可以在CDM事件下更快开启，将瞬态的过冲电压钳位在一个安全的值，从而对内部核心电路的栅氧化层起到有效的保护作用。