[发明专利]多FPGA芯片间数据处理方法及转换装置

说明书

本发明实施例提供一种多FPGA芯片间数据处理方法及转换装置，属于FPGA芯片技术领域，解决了现有技术中多FPGA芯片在对ASIC芯片验证过程中的数据传输问题。所述方法应用于一个FPGA芯片的转换装置中，所述转换装置用于在所述FPGA芯片的数据接口与高速收发器之间转发数据，所述方法包括：准备待发送报文的步骤如下：将接收的特定类型的信号数据，按照与所述特定类型对应的存储规则存储；响应于针对所存储的信号数据的发送请求，根据公平轮转仲裁机制，将存储的信号数据读出，并封装在指定格式的报文中，以便通过所述高速收发器发送所述报文。本发明实施例适用于多FPGA芯片间的数据传输过程。

技术领域

本发明涉及FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片技术领域，具体地涉及一种多FPGA芯片间数据处理方法及装置。

背景技术

在大规模ASIC(Application Specific Integrated Circuit，特定用途集成电路)芯片的设计和验证过程中，采用软件模拟的方法进行芯片功能验证，往往由于验证速度慢、规模难以扩展而受到限制。为了对芯片功能和性能进行测试和评价，往往需要设计对应的FPGA验证系统，以便能够加速验证进度，增加验证规模和场景，尽早发现深层次的设计问题，同时也能够为软件和应用提前提供可用的开发和测试平台。

当前大型ASIC芯片功能复杂，逻辑量大，往往会包含数千万甚至数亿门单元，同时内部还包括多种IP单元，对外具有多种信号接口。这就要求在构建FPGA验证系统时，所选用的FPGA芯片容量尽量大，而且接口丰富。然而，由于实现方式和使用目的的不同，在实际中，最大容量的FPGA芯片中能够实现的硬件逻辑还是远远小于很多大型ASIC芯片的逻辑。这样，在对这些大规模的ASIC芯片进行FPGA验证时，或者需要对ASIC设计的逻辑进行裁剪，在FPGA芯片中只对部分逻辑功能进行验证，或者将多片FPGA芯片连接起来，共同对ASIC芯片进行验证。

当使用多片FPGA芯片联合对同一个ASIC芯片进行验证时，需要将一个大的ASIC芯片按照逻辑功能进行合理的划分，分成多个子系统，每个子系统单独形成一个模块，并在一个单独的FPGA芯片中实现。要求各子系统之间具有简单、清晰的接口，这样，就可以在各FPGA芯片之间通过这些信号进行通信。然而，一般来说，由于ASIC芯片功能的复杂性和多样性，很难在对一个大规模的ASIC芯片进行子系统划分时，进行很清晰的划分，使得各子系统之间保持简单的接口信号。而且，在很多情况下，各子系统之间的接口信号宽度较大，而FPGA芯片没有足够的管脚来实现多个芯片之间的连接。

发明内容

本发明实施例的目的是提供一种多FPGA芯片间数据处理方法及转换装置，解决了现有技术中多FPGA芯片在对ASIC芯片验证过程中的数据传输问题，实现了对多种类型接口信号的封装和传输。

为了实现上述目的，本发明实施例提供一种多FPGA芯片间数据处理方法，所述方法应用于一个FPGA芯片的转换装置中，所述转换装置用于在所述FPGA芯片的数据接口与高速收发器转发数据，所述方法包括：

准备待发送报文的步骤如下：

将接收的特定类型的信号数据，按照与所述特定类型对应的存储规则存储；

响应于针对所存储的信号数据的发送请求，根据公平轮转仲裁机制，将存储的信号数据读出，并封装在指定格式的报文中，以便通过所述高速收发器发送所述报文。

进一步地，所述将接收的特定类型的信号数据，按照与所述特定类型对应的存储规则存储包括：将从有流控的数据接口接收到的特定类型的信号数据，存储在第一深度的缓冲区内，所述特定类型为有流控的数据类型，所述第一深度与信用值的初始值相等，所述信用值由所述有流控的数据接口维护。

进一步地，所述将存储的信号数据读出包括：当从所述第一深度的缓冲区内读出一个信号数据时，向所述有流控的数据接口返回1个信用值。