[发明专利]一种层次式异构混合内存系统

说明书

技术领域

本发明涉及内存系统设计技术领域，特别涉及一种层次式异构混合内存系统。

背景技术

随着大数据、内存计算应用的发展和使用，对内存容量和性能的需求越来越大，其中DRAM（Dynamic Random Access Memory，动态随机存取存储器）的成本高是其中一项影响内存容量扩展的重要因素。而非易失存储器NVM（Non-volatile Memory，固定存储器）作为一种新型介质，诸如flash（闪存）、PCM（phase-change memory，相变内存）、ReRAM（可变电阻式内存）等，可同时提供传统硬盘等外部存储器的数据持久化能力和接近动态随机访问DRAM内存等内部存储器的存取性能。与机械硬盘比，其访问速度快，非易失的特性也越来越受到市场的关注。

传统DRAM内存主要的接口包括DDR2、DDR3、LPDDR2等。DRAM相对发展的时间较长，其控制器发展相对已经十分成熟。非易失存储器NVM作为PCIE SSD（即PCIe SSD，SSD为固态硬盘Solid State Drive）或SAS SSD（SAS，Serial Attached SCSI 即串行连接SCSI）使用，其主要特征是取代机械硬盘，或者是作为内存与硬盘之间的Cache（缓存）使用。

把非易失存储器NVM仅仅作为外设使用，可以提高I/O性能，但对于内存级别扩展和性能提升并没有改善，如容量、功耗、速度等没有任何改善。

基于此，本发明设计了一种层次式异构混合内存系统。旨在通过对非易失存储器NVM进行内存级别的扩展，提高内存容量，适应大数据量的应用场景，并充分发挥非易失存储器NVM的优势。

发明内容

本发明为了弥补现有技术的缺陷，提供了一种简单高效的层次式异构混合内存系统。

本发明是通过如下技术方案实现的：

一种层次式异构混合内存系统，其特征在于：基于DRAM和两种非易失存储器NVM，两种非易失存储器NVM分别为PCM和Flash，根据DRAM，PCM和Flash三种存储介质的特性对其统一编址、统一管理；

其中DRAM与两种非易失存储器NVM平行存在于层次式异构混合内存中，即DRAM与两种非易失存储器NVM统一编址；DRAM作为两种非易失存储器NVM的高速缓冲存储器Cache，两种非易失存储器NVM作为DRAM的后端扩展内存；

处理器通过主机DIMM接口访问DRAM存储，通过异构混合内存控制器访问两种非易失存储器NVM；所述异构混合内存控制器根据非易失存储器NVM物理芯片的工作时序，上层调用命令和引脚电平信号状态设置工作状态机以完成相应的操作，并提供驱动所述层次式异构混合内存的函数接口。

所述主机DIMM接口通过传统DDR3总线实现对DRAM的访问；所述异构混合内存控制器通过PCIe接口对处理器命令进行解析并转换成为PCM和Flash阵列可以接受的硬件命令和时序，实现对PCM和Flash的访问。

所述异构混合内存控制器包含前端和后端两个部分，前端部分包含协议命令解析模块和命令请求队列，后端部分包含命令控制器模块和硬件控制逻辑生成模块。

所述异构混合内存控制器通过协议命令解析模块接受来自处理器的访存命令，进行命令解析，将访存命令解析成为实际的对物理地址的操作，并把解析好的结果放入命令请求队列；所述命令控制器接收来自命令请求队列的命令，把相应的命令发送到硬件控制逻辑生成模块；所述硬件控制逻辑接收来自命令控制器的命令和来自命令请求队列的数据，生成相应的控制逻辑，访问非易失存储器NVM。

本发明的有益效果：该层次式异构混合内存系统，根据不同存储介质的特性对三种介质进行合理的组织，确立三种介质的角色、容量比等，使得三种介质的优势均可以得到最大程度的发挥，并尽量降低各自劣势带来的限制，提供了一个整体性能优良的混合内存系统。

附图说明

附图1为本发明层次式异构混合内存系统示意图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图和实施例，对本发明进行详细的说明。应当说明的是，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

该层次式异构混合内存系统，基于DRAM和两种非易失存储器NVM，两种非易失存储器NVM分别为PCM和Flash，根据DRAM，PCM和Flash三种存储介质的特性对其统一编址、统一管理；