[发明专利]一种芯片顶层覆盖完整性保护方法及装置

权利要求书

1.一种芯片顶层覆盖完整性保护方法，应用于物理层保护电路，所述物理层保护电路被分为n组，每组m条金属线，所述n、m均为自然数，包括：

产生一组随机二进制数；

将所述随机二进制数输入到每组m条金属线的输入端；其特征在于,所述方法还包括:

分别在攻击检测周期和检测周期检测所述m条金属线的输出信号，所述检测周期为预先估计的信号在金属线中传输的时间，所述攻击检测周期为预先估计的当金属线被短接时信号在金属线中传输的时间；

如果在攻击检测周期检测出的所述m条金属线的输出信号与输入到所述m条金属线的随机二进制数相同，或者，在检测周期检测出的所述m条金属线的输出信号与输入到所述m条金属线的随机二进制数不同，则判断芯片遭到短接或划断攻击。

2.根据权利要求1所述的芯片顶层覆盖完整性保护方法，其特征在于，所述方法之后还包括：

按照预设变化规律对所述随机二进制数进行变化，并将变化后的随机二进制数输入到所述m条金属线的输入端；

分别在下一次所述攻击检测周期和下一次所述检测周期检测所述m条金属线的输出信号；

如果在下一次攻击检测周期检测出的所述m条金属线的输出信号与所述输入的变化后的随机二进制数相同，或者，在下一次检测周期检测出的所述m条金属线的输出信号与所述输入的变化后的随机二进制数不同，则判断芯片遭到短接或划断攻击。

3.根据权利要求2所述的芯片顶层覆盖完整性保护方法，其特征在于，所述预设变化规律为：对所述随机二进制数的每一位全部取反。

4.根据权利要求1所述的芯片顶层覆盖完整性保护方法，其特征在于，所述如果在攻击检测周期检测出的所述m条金属线的输出信号与输入到所述m条金属线的随机二进制数相同，或者，在检测周期检测出的所述m条金属线的输出信号与输入到所述m条金属线的随机二进制数不同，则判断芯片遭到短接或划断攻击，具体包括：

如果在所述攻击检测周期和所述检测周期检测出的所述m条金属线的输出信号均与输入到所述m条金属线的随机二进制数相同，则判断芯片遭到短接攻击；如果在所述攻击检测周期和所述检测周期检测出的所述m条金属线的输出信号均与输入到所述m条金属线的随机二进制数不同，则判断芯片遭到划断攻击。

5.一种芯片顶层覆盖完整性保护装置，应用于物理层保护电路，所述物理层保护电路被分为n组，每组m条金属线，所述n、m均为自然数，包括随机数产生单元、控制单元与检测单元，其中：

随机数产生单元，用于产生一组随机二进制数，并将所产生的随机二进制数输出至控制单元；控制单元，用于将所述随机二进制数输入到每组的m条金属线的输入端；其特征在于,所述控制单元还用于:

接收检测单元在攻击检测周期和检测周期检测出的所述m条金属线的输出信号，如果在攻击检测周期检测出的所述m条金属线的输出信号与输入到所述m条金属线的随机二进制数相同，或者，在检测周期检测出的所述m条金属线的输出信号与输入到所述m条金属线的随机二进制数不同，判断芯片遭到攻击；

所述检测单元，用于分别在攻击检测周期和检测周期检测所述m条金属线的输出信号，所述检测周期为信号在金属线中传输的时间，所述攻击检测周期为当金属线被短接时信号在金属线中传输的时间，将在攻击检测周期和检测周期检测出的所述m条金属线的输出信号输出至控制单元。

6.根据权利要求5所述的芯片顶层覆盖完整性保护装置，其特征在于，

所述控制单元还用于，按照预设变化规律对所述随机二进制数进行变化，并将变化后的随机二进制数输入到所述m条金属线的输入端；

所述检测单元还用于，分别在下一次攻击检测周期和第二次检测周期检测所述m条金属线的输出信号；如果在下一次攻击检测周期检测出的所述m条金属线的输出信号与所述输入的变化后的随机二进制数相同，或者，在下一次检测周期检测出的所述m条金属线的输出信号与所述输入的变化后的随机二进制数不同，则判断芯片遭到短接或划断攻击。

7.根据权利要求6所述的芯片顶层覆盖完整性保护装置，其特征在于，所述预设变化规律为：对所述随机二进制数的每一位全部取反。

8.根据权利要求5所述的芯片顶层覆盖完整性保护装置，其特征在于，所述检测单元的判断芯片遭到攻击，包括：

如果在所述攻击检测周期和所述检测周期检测出的所述m条金属线的输出信号均与输入到所述m条金属线的随机二进制数相同，则判断芯片遭到短接攻击；如果在所述攻击检测周期和所述检测周期检测出的所述m条金属线的输出信号均与输入到所述m条金属线的随机二进制数不同，则判断芯片遭到划断攻击。