[发明专利]一种芯片顶层覆盖完整性保护方法及装置

说明书

本申请公开了一种芯片顶层覆盖完整性保护方法及装置，应用于物理层保护电路，物理层保护电路被分为n组，每组m条金属线，包括：产生一组随机二进制数并输入到每组m条金属线的输入端；分别在攻击检测周期和检测周期检测m条金属线的输出信号，检测周期为预先估计的信号在金属线中传输的时间，攻击检测周期为预先估计的当金属线被短接时信号在金属线中传输的时间；如果在攻击检测周期检测出的输出信号与输入的随机二进制数相同，或者在检测周期检测出的输出信号与输入的随机二进制数不同，则判断芯片遭到短接或划断攻击。本申请通过在每个检测周期内对金属线的输入输出信号进行两次对比检测，增大了芯片顶层金属覆盖的防攻击力度。

技术领域

本发明涉及但不限于芯片物理完整性检测技术领域，尤其涉及一种芯片顶层覆盖完整性保护方法及装置。

背景技术

芯片的侵入式攻击，也称为物理攻击，是指攻击者通过物理手段(如借助特殊的仪器设备)，对芯片内部所展开的信息窥探和恶意破坏行为，包括剥离、探针、聚焦离子束(Focused Ion Beam，FIB)等。现阶段对物理攻击的解决办法之一是顶层金属检测。当芯片遭受物理攻击时，顶层金属会遭到破坏，检测装置会检测到顶层金属受到破坏而发出报警信号。

现有顶层金属覆盖完整性逻辑保护电路的设计原理是：在顶层覆盖的多条金属线两端分别增加逻辑门电路，若金属有效连接，则电路逻辑值是应被正确传输的，反之若金属两端逻辑值不等则金属被划断。

现有设计通常将顶层覆盖分为n组，每组m条金属线，如图1所示，每条金属线通过多次折叠走线，将整个芯片顶层覆盖。金属线的两端为约定好的固定值或采用比较有规律的变化(如递增、循环)，判断第i条金属线的数据输入din[i]是否等于第i条金属线的数据输出dout[i](i＝0，1，2……m)，每组金属线在等待保证信号传输完成的时间后，通过比对n*m条金属线两端逻辑值是否相等来判断芯片是否遭到攻击。

但是，如图2所示，如果攻击者通过FIB攻击将某条金属线的输入端口与输出端口短接，金属线未被划断，只要保证重新连接的金属线信号传输时间短于原金属线的信号传输时间，现有的芯片顶层覆盖完整性保护方法就不能检测出此攻击。此时，金属线不能完整覆盖整个芯片顶层，芯片顶层出现大块面积裸露，攻击者易于通过金属覆盖的空白处对芯片进行更深层次的攻击。因此，现有的芯片顶层覆盖完整性保护方法仅能判断金属线是否被划断，防范的攻击比较单一，防攻击能力较弱。

发明内容

为了解决上述技术问题，本发明提供了一种芯片顶层覆盖完整性保护方法及装置，能够准确地判断芯片顶层覆盖的金属线是否遭到短接或划断攻击。

为了达到本发明目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供了一种芯片顶层覆盖完整性保护方法，应用于物理层保护电路，所述物理层保护电路被分为n组，每组m条金属线，所述n、m均为自然数，包括：

产生一组随机二进制数；

将所述随机二进制数输入到每组m条金属线的输入端；

分别在攻击检测周期和检测周期检测所述m条金属线的输出信号，所述检测周期为预先估计的信号在金属线中传输的时间，所述攻击检测周期为预先估计的当金属线被短接时信号在金属线中传输的时间；

如果在攻击检测周期检测出的所述m条金属线的输出信号与输入到所述m条金属线的随机二进制数相同，或者，在检测周期检测出的所述m条金属线的输出信号与输入到所述m条金属线的随机二进制数不同，则判断芯片遭到短接或划断攻击。

进一步地，所述方法之后还包括：

按照预设变化规律对所述随机二进制数进行变化，并将变化后的随机二进制数输入到所述m条金属线的输入端；

分别在下一次所述攻击检测周期和下一次所述检测周期检测所述m条金属线的输出信号；