[发明专利]一种物联网中的全CMOS基准电路

说明书

技术领域

本发明涉及基准电压电路领域，尤其涉及一种物联网中的全CMOS基准电路。

背景技术

在物联网和大多数无线通讯的应用中，相关接收电路或者发射电路等都是需要低功耗的，因此能产生低功耗的基准电路对整个应用来讲是非常关键和非常必要的。基准电路作为模拟电路的重要部分，一般需要在一个较宽的温度范围内正常工作，因此不仅要求功耗低，还需要性能稳定，有较好的温度特性。传统的方式可以采用带隙基准电路进行设计，但是其功耗相对较大，而且需要用到电阻和三极管，导致芯片面积较大。

发明内容

为克服上述现有技术存在的问题，本发明的主要目的在于提供一种物联网中的全CMOS基准电路，适用于低功耗的电路系统中。

为达上述及其它目的，本发明提供一种物联网中的全CMOS基准电路，其至少包括：

一启动电路，通过单个NMOS管驱动所述基准电路；

一运算放大电路，采用自偏置差分结构，最大程度减小因电流变化对电路产生的影响；

一核心基准电路，采用共源共栅结构，产生的基准电压的精度也非常高，由于整个电路中没有采用电阻，也没有采用三极管，所以总体电路的面积也非常小。

所述启动电路由第十NMOS管NM10构成。

所述运算放大电路由第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3和第四NMOS管NM4构成；PM1管的源极、PM2的源极和PM3管的源极都与电源电压VDD相连接；PM1管的栅极与PM1管的漏极、NM1管的漏极和PM2管的栅极相连接；PM2管的漏极与NM2管的漏极、PM3管的栅极和NM10管的漏极相连接；PM3管的漏极与NM10管的栅极、NM4管的漏极、NM4管的栅极、NM3管的栅极相连接，其节点标注为VC；NM1管的栅极和NM10管源极相连接，其节点标注为VB；NM1管的源极与NM2管的源极和NM3管的漏极相连接；NM3管的源极和NM4管的源极接地。

所述核心基准电路由第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8和第九NMOS管NM9构成；PM4管的源极、PM5管的源极和PM6管的源极都与电源电压VDD相连接；PM4管的栅极、PM5管的栅极和PM6管的栅极都与PM3管的栅极相连接；PM4管的漏极与NM2管的栅极、NM5管的漏极和NM5管的栅极相连接，其节点标注为VA；PM5管的漏极与NM10管的源极、NM7管的漏极、NM7管的栅极、NM8管的漏极和NM8管的栅极相连接；NM7管的源极与NM6管的栅极和NM6管的漏极相连接；PM6管的漏极与NM9管的栅极和NM9管的漏极相连接，其节点作为基准电压VREF的输出端；NM5管的源极、NM6管的源极、NM8管的源极和NM9管的源极接地。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明一种物联网中的全CMOS基准电路图。

具体实施方式

结合图1所示，在下面的实施例中，所述全CMOS基准电路，其至少包括：一启动电路，通过单个NMOS管驱动所述基准电路；一运算放大电路，采用自偏置差分结构，最大程度减小因电流变化对电路产生的影响； 一核心基准电路，采用共源共栅结构，产生的基准电压的精度也非常高，由于整个电路中没有采用电阻，也没有采用三极管，所以总体电路的面积也非常小。

所述的启动电路由单个NMOS管NM10构成，NM10管的源极与节点VB连接，栅极电压VG不断拉高，直到VGS>VTH,将NM10管导通，产生一个pA级别的小电流流经NM4管，尾电流管NM3再镜像电流输入到运算放大电路中从而驱动差分对工作。当差分对的输入达到稳定的电压电平，NM10管的源极电压上升，最终其源极电压大于栅极电压,晶体管NM10管关闭，电路完成启动。

所述运算放大电路由第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3和第四NMOS管NM4构成；采用自偏置差分结构，通过电流镜结构的晶体管NM3管和NM4管驱动输出电流作为自身的输入电流来实现自偏置，其中NM1管和NM2管、PM1管和PM2管的尺寸相同，其电流镜结构的负载进一步提高电压增益，减小电源变化依赖性。