[发明专利]一种半导体器件的制造方法和半导体器件

说明书

本发明提供一种半导体器件的制造方法和半导体器件，所述方法包括：提供半导体衬底，所述半导体衬底上形成有顶层金属层；在所述半导体衬底上形成第一钝化层以及位于所述第一钝化层中的应力缓冲层，所述应力缓冲层位于所述顶层金属层的上方；在所述应力缓冲层上形成焊垫，所述焊垫与所述顶层金属层电连接。根据本发明的半导体器件制造方法和半导体器件，在半导体器件的焊垫的底部设置应力缓冲层，利用应力缓冲层缓冲焊接头在引线键合过程中施加在焊垫的应力，避免了焊垫在键合过程中被砸碎；同时，因为将应力缓冲层设置在第一钝化层之中，并没有带来额外的薄膜应力，保证了半导体器件质量。

技术领域

本发明涉及半导体制造领域，具体而言涉及一种半导体器件的制造方法和半导体器件。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，相应的，对集成电路的封装要求也越来越高；同时，随着集成电路单个半导体器件上的功能要求越来越多以及越来越高，为了实现更多的功能，必须在单位面积上实现更多的封装电路以实现多功能电路的外接。

为了增加封装密度，实现更多的功能，现有设计中采用单位面积上布置更多的焊垫的方式，以实现多功能电路外接；与此同时，为了不增加半导体器件尺寸，焊垫的尺寸必须相应的缩小。在采用引线键合进行封装的工艺中，如球形键合头(ball bonding)在与焊垫结合的过程中，往往产生对焊垫的一个应力。随着焊垫尺寸的减小，应力施加在焊垫上得不到释放，往往造成焊垫被砸碎而产生缺陷。一种解决方法是，在半导体器件制造过程中增加焊垫的厚度。然而，在半导体器件制造过程中，形成与焊垫相连接的、连向晶体管的通孔和金属层的过程中往往采用低K介电层作为层间介电层进行绝缘和支撑，低K介电层材料使得半导体器件整体结构对于薄膜应力的敏感度增加，限制了在形成焊垫过程中形成的薄膜和焊垫的厚度，使得焊垫厚度在垂直方向上不能做得很厚。

为此，本发明提供了一种新的半导体器件的制造方法和半导体器件，用以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种半导体器件的制造方法，所述方法包括：

提供半导体衬底，所述半导体衬底上形成有顶层金属层；

在所述半导体衬底上形成第一钝化层以及位于所述第一钝化层中的应力缓冲层，所述应力缓冲层位于所述顶层金属层的上方；

在所述应力缓冲层上形成焊垫，所述焊垫与所述顶层金属层电连接。

示例性的，所述应力缓冲层与所述第一钝化层具有相同的厚度，所述应力缓冲层为导电材料层。

示例性的，所述应力缓冲层与所述焊盘设置为同一种材料。

示例性的，在所述半导体衬底上形成第一钝化层以及位于所述第一钝化层中的应力缓冲层的步骤包括：

在所述半导体衬底上形成应力缓冲层，所述应力缓冲层与所述顶层金属层连接；

在所述半导体衬底上形成第一钝化层，所述第一钝化层露出所述应力缓冲层并与所述应力缓冲层具有相同的厚度。

示例性的，在所述半导体衬底上形成第一钝化层以及位于所述第一钝化层中的应力缓冲层的步骤包括：

在所述半导体衬底上沉积形成第一钝化材料层，对所述第一钝化材料层执行图形化工艺以在拟形成应力缓冲层的位置形成沟槽，所述沟槽露出所述顶层金属层；

在所述沟槽中填充应力缓冲材料层以形成所述应力缓冲层。

示例性的，在所述应力缓冲层上形成焊垫的步骤包括：