[发明专利]一种磁性随机存储器单元阵列及周边电路连线的制造方法在审
申请号: | 201711011769.3 | 申请日: | 2017-10-25 |
公开(公告)号: | CN109713120A | 公开(公告)日: | 2019-05-03 |
发明(设计)人: | 郭一民;肖荣福;张云森;陈峻 | 申请(专利权)人: | 上海磁宇信息科技有限公司 |
主分类号: | H01L43/12 | 分类号: | H01L43/12;H01L43/08;H01L43/02;H01L27/22 |
代理公司: | 上海容慧专利代理事务所(普通合伙) 31287 | 代理人: | 于晓菁 |
地址: | 201800 上海*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 通孔 逻辑区域 底电极 顶电极 存储区域 磁性隧道结 制作 磁性随机存储器 单元阵列 金属连线 周边电路 基底 连线 磁性隧道结单元 记忆单元阵列 表面抛光 填充金属 多层膜 沉积 填充 制造 金属 | ||
1.一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,包括如下步骤:
步骤1:提供表面抛光的带金属连线的CMOS基底,并在所述基底上制作底电极通孔,然后在所述底电极通孔中填充金属铜;
步骤2:在所述底电极通孔上沉积底电极接触和磁性隧道结多层膜,并在存储区域制作磁性隧道结记忆单元阵列;在逻辑区域的所述底电极通孔上制作逻辑区域底电极接触和假磁性隧道结单元;
步骤3:制作逻辑区域顶电极通孔,并使所述逻辑区域顶电极通孔的尺寸大于所述假磁性隧道结单元的尺寸;
步骤4:制作存储区域顶电极通孔,然后在所述逻辑区域顶电极通孔和所述存储区域顶电极通孔中填充顶电极通孔金属;
步骤5:制作连接所述逻辑区域与所述存储区域的金属连线。
2.根据权利要求1所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,步骤2包括如下细分步骤:
步骤2.1:在所述底电极通孔上,依次沉积底电极接触金属层、磁性隧道结多层膜和顶硬掩模层;
步骤2.2:图形化定义磁性隧道结图案,并对所述顶硬掩模层、所述磁性隧道结多层膜和所述底电极接触金属层进行刻蚀;
步骤2.3:在刻蚀后的所述底电极接触金属层、所述磁性隧道结多层膜和所述顶硬掩模层的周围填充磁性隧道结电介质覆盖层。
3.根据权利要求2所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,步骤2.3中,所述磁性隧道结电介质覆盖层的材料选自SiC、SiN或者SiCN,所述磁性隧道结电介质覆盖层的形成采用化学气相沉积、原子层沉积或者离子束沉积之中的一种方式实现。
4.根据权利要求1所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,步骤3中,采用反应离子刻蚀和/或离子束刻蚀的方法完成所述逻辑区域顶电极通孔的刻蚀,并尽可能多的消耗所述假磁性隧道结单元,以使所述逻辑区域顶电极通孔的尺寸大于所述假磁性隧道结单元的尺寸。
5.根据权利要求4所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,步骤3中,所述离子束刻蚀主要采用Ar、Kr或者Xe作为离子源;所述反应离子刻蚀主要采用CF4、SF6、CH3OH、CH4/Ar、C2H5OH、CH3OH/Ar或者CO/NH3作为主要刻蚀气体。
6.根据权利要求1所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,步骤4中,在填充所述逻辑区域顶电极通孔和所述存储区域顶电极通孔前,事先沉积一层Ti/TiN或Ta/TaN扩散阻挡层和铜种子层。
7.根据权利要求1所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,步骤5的具体步骤如下:沉积金属连线电介质,图形化定义并刻蚀形成连接所述逻辑区域和所述存储区域的金属连线槽,填充金属铜到所述金属连线槽内,形成所述金属连线。
8.根据权利要求7所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,所述金属连线电介质的厚度为50nm~300nm,所述金属连线电介质的材料选自SiO2、SiON或低介电常数电介质,所述低介电常数电介质是指介电常数低于二氧化硅的材料。
9.根据权利要求8所述的一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,在沉积所述金属连线电介质前,先沉积一层厚度为几十纳米的金属连线刻蚀阻挡层,所述金属连线刻蚀阻挡层的材料选自SiN、SiC或SiCN。
10.一种磁性随机存储器单元阵列及周边电路连线的制造方法,其特征在于,包括如下步骤:
步骤1:提供表面抛光的带金属连线的CMOS基底,并在所述基底上制作底电极通孔,然后在所述底电极通孔中填充金属铜;
步骤2:在存储区域的所述底电极通孔上制作存储区域底电极接触和磁性隧道结记忆单元阵列;在逻辑区域的所述底电极通孔上制作逻辑区域底电极接触和假磁性隧道结单元;
步骤3:制作逻辑区域顶电极通孔和存储区域顶电极通孔,在所述逻辑区域顶电极通孔和所述存储区域顶电极通孔中填充顶电极通孔金属并磨平;
步骤4:制作连接所述逻辑区域与所述存储区域的金属连线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海磁宇信息科技有限公司,未经上海磁宇信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711011769.3/1.html,转载请声明来源钻瓜专利网。