[发明专利]多栅极半导体器件及其制造方法有效
申请号: | 201711020362.7 | 申请日: | 2017-10-27 |
公开(公告)号: | CN108074983B | 公开(公告)日: | 2020-10-02 |
发明(设计)人: | 魏焕昇;江宏礼;刘佳雯;许义明;吴志强;吴忠政;梁英强 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/423;H01L21/336 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 栅极 半导体器件 及其 制造 方法 | ||
1.一种制造多栅极半导体器件的方法,包括:
提供具有多个第一类型外延层和多个第二类型外延层的鳍;
去除所述鳍的沟道区中的所述第二类型外延层的第一层的第一部分,以在所述第一类型外延层的第一层和所述第一类型外延层的第二层之间形成开口;
在所述开口中形成具有栅极电介质和栅电极的栅极结构的部分;
形成邻接所述栅极结构的部分的介电材料,形成所述介电材料包括氧化所述鳍的所述第二类型外延层的第一层的第二部分。
2.根据权利要求1所述的制造多栅极半导体器件的方法,还包括:
形成与邻接的所述介电材料相邻的源极/漏极部件,其中,所述介电材料介于所述源极/漏极部件和所述栅极结构之间。
3.根据权利要求1所述的制造多栅极半导体器件的方法,其中,提供所述鳍包括:
通过生长硅层来外延生长所述第一类型外延层;以及
通过生长硅锗层来外延生长所述第二类型外延层。
4.根据权利要求1所述的制造多栅极半导体器件的方法,其中,在所述鳍的源极/漏极区中形成所述介电材料包括氧化所述鳍的所述第二类型外延层的第一层的所述第二部分。
5.根据权利要求1所述的制造多栅极半导体器件的方法,其中,在所述鳍的源极/漏极区中形成所述介电材料包括:在形成所述栅极结构之前氧化所述第二类型外延层的第一层的第二部分并且蚀刻氧化的所述第二部分。
6.根据权利要求1所述的制造多栅极半导体器件的方法,其中,在所述鳍的源极/漏极区中形成所述介电材料包括蚀刻所述第二类型外延层的第一层的所述第二部分,并且之后氧化所述第二部分。
7.根据权利要求1所述的制造多栅极半导体器件的方法,其中,在所述鳍的源极/漏极区中形成所述介电材料包括沉积共形间隔件材料层并且回蚀所述共形间隔件材料层。
8.一种制造半导体器件的方法,包括:
形成第一硅层和第二硅层;
形成介于所述第一硅层和所述第二硅层的硅锗SiGe层;
去除所述SiGe层的第一部分以在沟道区中的所述第一硅层和所述第二硅层之间提供开口;
提供与所述开口相邻的所述SiGe层的氧化的第二部分;
在所述第一硅层和所述第二硅层上外延生长源极/漏极部件并且邻接所述SiGe层的所述氧化的第二部分的侧壁;以及
在所述开口中形成栅极结构的第一区域,其中,与所述栅极结构相邻的所述第一硅层和所述第二硅层的每个提供沟道。
9.根据权利要求8所述的制造半导体器件的方法,其中,形成所述栅极结构的所述第一区域包括在所述开口中形成栅极电介质和栅电极层。
10.根据权利要求8所述的制造半导体器件的方法,还包括:
在生长所述源极/漏极部件之前,蚀刻所述SiGe层的所述氧化的第二部分的至少一部分。
11.根据权利要求10所述的制造半导体器件的方法,其中,生长所述源极/漏极部件包括外延生长与所述第一硅层的顶面和底面界面连接的材料。
12.根据权利要求8所述的制造半导体器件的方法,其中,通过以下步骤来提供与所述开口相邻的所述SiGe层的所述氧化的第二部分:
蚀刻源极/漏极区中的所述SiGe层的区域,其中,在蚀刻所述区域之后,保留所述SiGe层的所述第二部分;以及
在蚀刻所述SiGe层的位于所述源极/漏极区中的所述区域之后,实施所述第二部分的氧化。
13.根据权利要求12所述的制造半导体器件的方法,其中,所述第二部分位于邻接所述栅极结构的间隔元件下方。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711020362.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置
- 下一篇:一种逆阻型VDMOS器件
- 同类专利
- 专利分类