[发明专利]一种存储阵列块及半导体存储器

说明书

技术领域

本发明涉及半导体存储技术领域，尤其涉及一种存储阵列块及半导体存储器。

背景技术

在存储器件中，长/重负载信号线随处可见，他们的驱动电路和驱动方法往往成为时序和芯片尺寸的设计重点之一。

当一根信号线很长并驱动很多负载(loading)，这根信号驱动电路的输出级器件尺寸往往很大，而且这根信号线的不同段(segment)时间延迟也相差很大，这通常给电路的时序设计和尺寸优化带来了很多困难。

如图1-2所示，其分别为背景技术中的动态随机存储器(DRAM)存储整列的信号线示意图和驱动方式示意图。背景技术的存储阵列块(bank)100，包括：阵列分布的多个存储阵列部(section)110、多个行向负载130、多条列信号线140、行信号线150和信号线驱动单元160。其中，每个所述存储阵列部110的内部分别设有横向分布的多个负载120。所述多个行向负载130，分别与多个存储阵列部110连接。所述多条列信号线140，分别与纵向分布的多个负载120连接。所述行信号线150，分别与所述多个行向负载130连接。所述信号线驱动单元160分别与所述多条列信号线140和所述行信号线150的连接，用于对行信号线150上的负载和列信号线140上的行向负载进行驱动。

从上述背景技术可知，现有DRAM存储阵列的信号线的一侧进行驱动，而为了驱动该信号线上的多个负载，则需要信号线驱动器(Driver)尺寸设置得很大，如此则不利于对电路设计中器件的布置。

同时，由于只在信号线的一侧驱动，导致信号线各个节点的时间延迟差别很大。如图3所示，其为背景技术的信号线驱动时的波形时延示意图。从图3中可知，信号线上的四个不同的位置点A、B、C、D，分别出现了不同程度的时延现象，其中越远离信号线驱动器的，其时延越大。因此，单纯的增大驱动器的尺寸并不能有效的改善该信号线的信号质量。

以上的说明仅仅是为了帮助本领域技术人员理解本发明的背景，不代表以上内容为本领域技术人员所公知或知悉。

发明内容

本发明实施例提供一种存储阵列块及半导体存储器，以至少解决现有技术中的以上技术问题。

第一方面，本发明实施例提供了一种存储阵列块，包括：

阵列分布的多个存储阵列部，其中每个所述存储阵列部的内部分别设有横向分布的多个阵列负载；

多个行向负载，分别与多个存储阵列部连接；

多条列信号线，与沿直线纵向分布的多个所述阵列负载连接；

行信号线，分别与所述多个行向负载连接；

第一信号线驱动单元，分别与所述多条列信号线和所述行信号线连接，用于对所述列信号线连接的阵列负载和所述行信号线连接的行向负载进行驱动；及，

第二信号线驱动单元，与由所述行信号线和所述多条列信号线所构成群组的其中一个或两者连接，用于对由所述列信号线连接的负载和所述行信号线连接的行向负载所构成群组的其中一个或两者进行驱动。

结合第一方面，本发明实施例在第一方面的第一种实现方式中，所述第一信号线驱动单元设置在所述行信号线和所述多条列信号线的一侧，所述第二信号线驱动单元设置在所述行信号线和/或所述多条列信号线的另一侧。

结合第一个方面，本发明实施例的第二种实现方式中，所述第一信号线驱动单元设置在所述行信号线和所述多条列信号线的一侧，所述第二信号线驱动单元设置在所述行信号线和所述多条列信号线中的间隔区域。

结合第一方面，本发明在第一方面的第三种实现方式中，所述第一信号线驱动单元包括：多个列信号线驱动器和一个行信号线驱动器；所述多个列信号线驱动器分别通过所述多条列信号线驱动所述阵列负载；所述行信号线驱动器通过所述行信号线驱动所述行向负载；

所述第二信号线驱动单元包括多个列信号驱动器和一个行信号线驱动器；所述多个列信号线驱动器分别通过所述多条列信号线驱动所述阵列负载；所述行信号线驱动器通过所述行信号线驱动所述行向负载。

结合第一方面，本发明在第一方面的第四种实现方式中，所述第一信号线驱动单元包括：多个列信号线驱动器和一个行信号线驱动器；所述多个列信号线驱动器分别通过所述多条列信号线驱动所述阵列负载；所述行信号线驱动器通过所述行信号线驱动所述行向负载；

所述第二信号线驱动单元包括多个列信号线驱动器，所述多个列信号线驱动器分别通过所述多条列信号线驱动所述阵列负载。