[发明专利]存储结构的形成方法、存储结构中通孔的形成方法

说明书

本发明实施例公开了一种存储结构的形成方法以及一种存储结构中通孔的形成方法，该方法包括通过将第一掩膜版划分成第一区域和第二区域，第一区域对应的堆叠单元的深度小于第二区域对应的堆叠单元的深度，并将第一区域中刻蚀孔的直径设置为小于第二区域中刻蚀孔的直径，来使得在后续以第一掩膜版为掩膜刻蚀时，第一区域的刻蚀速度小于第二区域的刻蚀速度，缓解位于不同层的多晶硅层对应的通孔的深度不同，而导致在利用现有技术中的方法同时形成各多晶硅层的通孔时，存在部分区域过刻蚀，部分区域刻蚀不足的现象，提高所述堆叠结构中各多晶硅层对应的接触电阻的均匀度，提高所述3D NAND存储器结构的性能。

技术领域

本发明涉及刻蚀技术领域，尤其涉及一种存储结构的形成方法以及一种存储结构中通孔的形成方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。

在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构，然而，其他的电路例如解码器(decoder)、页缓冲(page buffer)和锁存器(latch)等，这些外围电路都是CMOS器件形成的，CMOS器件的工艺无法与3D NAND器件集成在一起，目前，是分别采用不同的工艺形成3D NAND存储器阵列和外围电路，再通过穿过3D NAND存储器阵列的通孔将二者电连接在一起。3D NAND存储器阵列中的堆叠主要采用OPOP结构，即多晶硅(poly)和氧化物(oxide)依次层叠的结构。目前在3D NAND存储器阵列的堆叠结构中形成通孔时，通常是在所述堆叠结构表面放置一第一掩膜版，所述第一掩膜版中具有多个尺寸相同的刻蚀孔，以所述第一掩膜版为掩膜，对所述堆叠结构进行刻蚀，以在所述堆叠结构中形成通孔。

但是，随着存储容量需求的不断提高，OPOP结构堆叠的层数不断增多，而位于不同层的多晶硅层对应的通孔的深度不同，从而导致在利用现有技术中的方法同时形成各多晶硅层的通孔时，存在部分区域过刻蚀，部分区域刻蚀不足的现象，造成所述堆叠结构中各多晶硅层对应的接触电阻差异较大，影响所述3D NAND存储器结构的性能。

发明内容

为解决上述技术问题，本发明实施例提供了一种一种存储结构的形成方法以及一种存储结构中通孔的形成方法，以缓解位于不同层的多晶硅层对应的通孔的深度不同，而导致在利用现有技术中的方法同时形成各多晶硅层的通孔时，存在部分区域过刻蚀，部分区域刻蚀不足的现象，提高所述堆叠结构中各多晶硅层对应的接触电阻的均匀度，提高所述3D NAND存储器结构的性能。

为解决上述问题，本发明实施例提供了如下技术方案：

一种存储器结构中通孔的形成方法，所述存储器结构的堆叠结构包括由层叠的多个堆叠单元组成的堆叠阵列以及覆盖所述堆叠阵列的覆盖层，所述多个堆叠单元在所述堆叠结构的至少一侧形成阶梯结构，该形成方法包括：

在所述覆盖层表面放置第一掩膜版，所述第一掩膜版包括第一区域和第二区域，所述第一区域对应的所述堆叠单元的深度小于所述第二区域对应的堆叠单元的深度，所述第一区域中刻蚀孔的直径小于所述第二区域中刻蚀孔的直径；

以所述第一掩膜版为掩膜，对所述覆盖层进行干法刻蚀，在所述覆盖层中形成与所述堆叠单元一一对应的通孔。

可选的，在所述第一区域，所述堆叠单元对应的通孔深度越大，该通孔对应的刻蚀孔直径越大。

可选的，在所述第二区域，所述堆叠单元对应的通孔深度越大，该通孔对应的刻蚀孔直径越大。